Уточнение спецификаций архитектуры СБИС

СИСТЕМЫ НА КРИСТАЛЛЕ (СнК)
И IP-БЛОКИ
***
Архитектуры систем, реализуемых
в виде СнК
418
АРХИТЕКТУРА ОТЕЧЕСТВЕННЫХ СЕРИЙ МИКРОСХЕМ
ТИПА «СИСТЕМА ИЛИ СЕТЬ НА КРИСТАЛЛЕ» НА БАЗЕ
IP-БИБЛИОТЕК ПЛАТФОРМЫ «МУЛЬТИКОР»
Т.В. Солохина, Я.Я. Петричкович, А.В. Глушков
ГУП НПЦ «ЭЛВИС», sectetary@elvees.com
1. Введение
Современные тенденции в разработке микропроцессоров связаны распространением мультипроцессорности, когда на одном кристалле размещаются десятки процессорных, периферийных, специализированных и иных ядер. Стратегией фирмы в рамках СБИС проектов, ведущихся сегодня в
ГУП НПЦ «ЭЛВИС», является создание в сжатые сроки (2004-2008гг.) на базе собственной платформы проектирования «МУЛЬТИКОР» [1-3] концептуально новых, опережающих мировой уровень нескольких отечественных импортозамещающих и экспортнопригодных серий микросхем типа «систем
на кристалле» SOC - System-On the-Chip) или «сети на кристалле» (NOC - «Network-On the-Chip»).
На базе данных микросхем будет возможно создание новых перспективных систем радиоэлектронной
аппаратуры двойного назначения с принципиально новыми качественными свойствами и 10-15летним циклом жизнеобеспечения, в том числе для телекоммуникационных и космических применений. Среди базовых серий микросхем разработки НПЦ «ЭЛВИС»:
 Серии программируемых сигнальных контроллеров «Мультикор» для применений от мобильных систем связи до высокопроизводительных радарных и гидроакустических комплексов, а
также криптографических систем;
 Серия программируемых аналого-цифровых ИМС «Мультифлекс» для цифрового преобразования частоты в системах ввода и предобработки сигналов для фазированных антенных решеток,
радаров и систем связи;
 Серия программируемых элементов системного сопряжения «Мультикор - конструктор» для
ИМС серий «Мультикор», которая обеспечит новую концепцию бортовых встраиваемых систем
вооружений.
 Серия аналого-цифровых микросхем «Мультимикст»
 «ФлексРадио» - перспективная серия ИМС для СВЧ трактов широкополосных радарных и связных систем.
Кроме базовых серий, разрабатываются и проблемно-ориентированные серии:
 «Мультиком» - серия однокристальных аналого-цифровых программируемых телекоммуникационных процессоров для мобильных бортовых управляющих комплексов с программируемыми
режимами крипозащищенной связи, навигации, трехмерной графики и мультимедиа на базе
платформы «МУЛЬТИКОР».
 «Мультикам» - серия аналого-цифровых программируемых мультимедийных процессоров.
 «Мультиборт» - комплект радиационно-стойких СБИС для космических применений.
Чтобы проектировать микросхемы для открытого рынка и на заказ, мы создали следующие технологии:
 собственную платформу «МУЛЬТИКОР» для проектирования аналого-цифровых СнК и IPядерную библиотеку (IP - The Intellectual Property);
 технологию программирования и отладки на базе собственных аппаратно-программных
средств с использованием MCStudio™ и стандартного JTAG-порта, а также маршрут проектирования и верификации проектов на базе собственных отладочных FPGA-средств;
 технологию обработки сигналов, реализованную в Радаре для охраны периметров собственной разработки, и чипы серии «Мультикор» на базе собственных программируемых и масштабируемых ядер обработки сигналов с плавающей и фиксированной точкой ELcore™;
 технологию и чипы серии «Мультифлекс» на базе SDR (Soft Defined Radio) - «программируемого радио» вместе с технологией программирования и отладки MFStudio™;
 мультимедийную технологию обработки и сжатия аудио/видео информации и технологию
адаптивной фильтрации.
Большинство базовых технологий аттестовано при создании серийных сигнальных микроконтроллеров 1892ВМ3T(МС-12) и 1892ВМ2T(МС-24) [1], и могут быть успешно использованы при
проектировании микросхем на заказ в течение достаточно короткого (6 - 9 месячного) маршрута проектирования.
419
В докладе рассматриваются основные архитектурные особенности микросхем серии «Мультикор», и приводится сравнение с зарубежными аналогами, которое показывает, что отечественные
микросхемы типа «системы на кристалле» на базе платформы «МУЛЬТИКОР» не только не уступают
зарубежным аналогам, но часто и превосходят их в части архитектурных решений.
2. Платформа «МУЛЬТИКОР» - это комплекс современных аппаратно-программных
средств проектирования СБИС и систем на их основе. В состав платформы входит обширная библиотека для отечественных и зарубежных фабрик, включающая около 40 цифровых и аналоговых IP ядер в виде «Soft Cores», «Hard Cores» и «FPGA-дизайнов», объединяемых в «систему на кристалле
(СнК)» на основе наиболее популярной в мире стандартной системы внутренних шин AMBA. Библиотеки платформы постоянно пополняются за счет ядер, проектируемых разработчиками НПЦ
«ЭЛВИС» и партнерами фирмы. Макробиблиотеки и библиотеки IP - ядер разрабатываются таким
образом, что они совместимы с лучшими зарубежными электронными фабриками. Это допускает изготовление первых образцов ИМС за рубежом с последующим изготовлением в России. При этом все
проекты остаются закрытыми для зарубежного изготовителя. Стандартный подход к построению СнК
на базе шин АМВА позволяет разработчикам микросхем (ИМС) на базе платформы эффективно интегрировать, наряду с собственными библиотеками, также и ядра, разработанные ведущими отечественными центрами проектирования. Основополагающим подходом в такой стратегии проектирования является использование ранее разработанных и верифицированных функционально законченных
блоков, которые извлекаются из базы системы проектирования и повторно используются для разработки ИМС. Такие повторно используемые блоки называются IP-ядрами (IP - Intellectual-Property reused cores), а платформа «МУЛЬТИКОР», основанная на таком подходе, является IP-ядерной.
3. Состав серии программируемых сигнальных контроллеров «Мультикор»
Микросхемы серии сигнальных микроконтроллеров «Мультикор» - это однокристальные
программируемые многопроцессорные «системы на кристалле» на базе IP-ядерной (IP-intellectual
property) платформы «МУЛЬТИКОР», разработанной в НПЦ «ЭЛВИС». Информация о микросхемах
серии представлена в табл. 1 ниже.
Таблица 1
Ряд микросхем серии «Мультикор»
Микросхема
1892ВМ3Т
(МС-12)
1892ВМ2Т
(MC-24)
MCF-0428
*)
0.25
МС-0226/
МС-0226G
(ЦПОС-02
/МЦОС)
0.25
Технология изготовления, Мкм
Размер кристалла,
мм*мм
Интеграция,
млн. транзисторов
Объем
внутренней
памяти, Мбит
Интерфейсы
0.25
10*10
10*10
12.3 *12.6
12*12
~18
~18
~26
~ 65
~2
~2
~3
~8
Порт внешней памяти
MPORT: D/A
-32/32;
4SHARC
LPORT;
2SHARC
SPORT;
UART; JTAG
Порт внешней памяти
MPORT: D/A
-64/32;
4SHARC
LPORT;
2SHARC
SPORT;
UART; JTAG
Уточняется, предположительно
будут использованы
встроенные
Гиперлинки
типа
RapidIO и SpaceWire
Корпус
Многопроцессорная
MIMD - архитектура
PQFP240
2 процессора:
RISCore32 +
ELcore-14™
(SISD)
Рабочая
МГц
Пиковая
частота,
100
HSBGA292
2 процессора:
RISCore32 +
ELcore-24™
(2SIMD)
100
Порт внешней памяти MPORT: D/A64/32;
4SHARC
LPORT;
2SHARC SPORT;
UART; JTAG;
PCI(Master/Slave) в МС-0226; 2
PCI(Master/Slave) в МС-0226G
HSBGA416
3 процессора:
RISCore32 + 2 x
ELcore-26™
(2SIMD)
120
~400
производи-
300
600
1440
9600
420
0.18
Уточняется
5 процессоров,
ELcore-28™,
Уточняется
тельность, MFLOPs
2004
2004
2005
2007
Серия, год
*) предварительно, перспективная серия
В качестве основных процессоров в «системы-на-кристалле» (СнК) сигнальные контроллеры
содержит 32-разрядный центральный процессор (CPU - Central Processing Unit) и один или несколько
высокопроизводительных процессоров-акселераторов для цифровой обработки сигналов с плавающей/фиксированной точкой, обеспечивающий обработку информации с переменными форматами
данных от битовых форматов до стандартных форматов данных с плавающей точкой в формате
IEEE754. Микросхемы серии «Мультикор» сочетают в себе лучшие качества двух классов приборов:
микроконтроллеров и цифровых процессоров обработки сигналов.
Все процессоры обеспечены общим полем памяти на регистровом уровне или на уровне
внутренней памяти и работают независимо друг от друга (каждый по своей собственной программе),
и, вследствие этого, представляют систему на кристалле MIMD - архитектуры (MIMD - Multiple Instructions Multiple Data).
Микросхемы реализуется на основе процессорных ядер из библиотеки платформы «МУЛЬТИКОР». Во-первых, процессорного RISC - ядра RISCore32 с архитектурой MIPS32, выполняющего
функции центрального контроллера системы CPU. И, во-вторых, высокопроизводительного процессора-акселератора для цифровой обработки сигналов (DSP - Digital Signal Processing) с плавающей/фиксированной точкой ELcore-xx™ (ELcore = Elvees’s core). Для всех микросхем обеспечены
программно управляемые энергосберегающие режимы.
Микросхемы 1892ВМ3Т (МС-12), 1892ВМ2Т(MC-24) спроектированы специалистами ГУП
НПЦ «ЭЛВИС» совместно с центром проектирования «АНГСТРЕМ-М» (топологическое проектирование) и «АНГСТРЕМ-СБИС» (разработка блока PLL) и изготовлены по технологии 0.25-мкм. Поставляются без ограничений (см. рис.1). Чипы 1892ВМ3Т (МС-12) и 1892ВМ2Т(MC-24) занимают
площадь кремния, 10 мм по линейному размеру, имеют интеграцию около 18 млн. транзисторов и
обеспечивает пиковую производительность 300 и 600 MFLOPs соответственно.
Рис. 1. Серийные микросхемы 1892ВМ3Т (МС-12) и 1892ВМ2Т (МС-24)
Микросхемы МС-12 и МС-24 конкурирует по производительности DSP - ядра с рядом 16разрядных процессоров обработки сигналов разработки ADI и TI, но имеет в своем составе также
стандартное RISC - ядро, что расширяет их область применения.
Микросхемы МС-0226 (ЦПОС-02) и МС-0226G(МЦОС) спроектированы по заказу НИИСИ
РАН по технологии 0.25-мкм в этом же творческом содружестве, и будут изготовлены в 2005г. Они
представляют собой однокристальные трехпроцессорные «системы на кристалле» на базе IP-ядерной
(IP-intellectual property) платформы «МУЛЬТИКОР». Чипы МС-0226 (ЦПОС-02) и МС-0226G(МЦОС)
занимают площадь кремния, чуть превышающую 12 мм по линейному размеру, имеют интеграцию
свыше 26 млн. транзисторов и обеспечивает пиковую производительность 1440 MFLOPs.
По общепринятой классификации СБИС, разрабатываемых на базе платформы «МУЛЬТИКОР», микросхемы ЦПОС-02 и МЦОС(MC-0226 и МС-0226G по классификации сигнальных контроллеров соответственно) относятся к сигнальным контроллерам миди-конфигурации с плавающей
и фиксированной точкой. Главное отличие между микросхемами - наличие второго накристального
PCI контроллера в составе микросхемы МЦОС, который позволит интегрировать микросхему МЦОС
421
на плате с серией микросхем графических контроллеров разработки НИИСИ РАН, обеспеченных
также накристальным PCI контроллером.
422
4. Процессорные ядра, используемые в микросхемах серии
Сигнальные контролеры реализуются на основе трех типов программируемых интеллектуальных ядер из библиотеки платформы «МУЛЬТИКОР»:
 Во-первых, это процессорное RISC - ядро RISCore32™ определенной модификации, поддерживающее архитектуру MIPS32™, которое реализует функции топ - контроллера «системы на кристалле» и обеспечивает основу для использования стандартного С - компилятора.
 Во-вторых, это одно или больше программируемых DSP - ядер, имеющие общее поле регистровой или внутренней памяти, c плавающей и фиксированной точкой и с уровнем производительности по плавающим операциям, который лидирующие зарубежные фирмы демонстрировали на
мировом рынке всего лишь каких-нибудь пару-тройку лет назад. Микросхемы конкурируют по
производительности DSP - ядра с рядом 16(32)-разрядных процессоров обработки сигналов разработки ADI и TI, но имеет в своем составе стандартное RISC -ядро, что увеличивает ее функциональность.
 В-третьих, архитектура микросхемы по организации потоков данных и инструкций поддерживает
пиковую производительность на большинстве реальных задач спектрально-корреляционной и
фильтровой обработки. Для этого в микросхеме имеется интеллектуальный многоканальный контроллер прямого доступа (DMA) с поддержкой режимов самосинхронизации ресурсов микросхемы и порт внешней памяти со встроенным SDRAM/FLASH/SRAM/ROM контроллером.
CPU имеет доступ ко всем устройствам ЦПОС-02. Ключевым элементом контроллера является коммутатор. Он выполнен в соответствии со спецификацией AMBA AXI Protocol (AXI - Advanced eXtensible Interface). Коммутатор обеспечивает передачу данных между любым исполнительным устройством (Slave) и любым задатчиком (Master). При этом процесс передачи данных между
любыми парами Slave Master выполняется параллельно и без конфликтов. Исполнительными
устройствами являются блоки внутренней памяти, (CRAM, память DSP0-DSP3) или любая внешняя
память, доступная через MPORT. Задатчиками могут быть CPU, каналы DMA линковых портов, каналы DMA типа память-память и каналы DMA контроллера PCI.
В рамках аппаратно-программной платформы «Мультикор» в НПЦ «ЭЛВИС» разработана серия программируемых DSP-ядер ELcore-xx™.
DSP-ядро ELcore-хx™ представляет собой ядро сопроцессора-акселератора. DSP-ядро функционирует под управлением RISC-ядра (RISCore32) и расширяет его возможности по обработке сигналов. Система команд DSP-ядра обеспечивает программирование всех базовых процедур сигнальной
обработки. DSP-ядро ELcore-хx™ имеет типичную для цифровых процессоров обработки сигналов
гарвардскую архитектуру с внутренним параллелизмом по потокам обрабатываемых команд и данных. Фундаментальной характеристикой любого процессорного ядра является организация его программного конвейера. Известно, что конвейеризация является важнейшим методом повышения производительности процессора.
При увеличении количества фаз (стадий) программного конвейера появляется возможность повышения тактовой частоты процессора и, следовательно, его производительности. Однако увеличение
количества фаз программного конвейера имеет и негативную сторону, связанную с увеличением времени исполнения инструкций программных переходов. Кроме того, это ведет к дополнительным аппаратным затратам и усложнению управления - в результате производительность (тактовая частота)
повышается далеко не пропорционально увеличению числа фаз конвейера. Тем не менее, поскольку
увеличение вычислительной мощности является категорическим императивом в развитии процессорных архитектур, семейству DSP-ядер ELcore-хx пришлось проделать определенную эволюцию в данном направлении. Ниже в табл. 2 отражены основные характеристики (число фаз и тактовая частота)
для реализованных и перспективных DSP-ядер серии ELcore-хx™.
Таблица 2
Основные характеристики (число фаз и тактовая частота) для DSP-ядер ELcore-хx™
DSP-ядро
Микросхема
Число фаз конвейера
Тактовая частота,
МГц
Технологические
нормы
ELcore-х4
МС-12, МС-24
3
100
0.25-мкм
ELcore-26
МС-0226
4
120
0.25-мкм
ELcore-17
MCam-01
7
350
0.18-мкм
ELcore-18
МС-0128
7
340
0.18-мкм
ELcore-28
МСF-0428
7
400 *)
0.18-мкм
ELcore-13
МСom-01
7
650 *)
0.13-мкм
*) Предварительно.
423
DSP-ядра ELcore-х4, реализованные в микросхемах МС-12, МС-24 имели классический
трехфазный конвейер:

1 фаза (Fetch):
выборка инструкции из программной памяти;

2 фаза (Decode):
декодирование инструкции;

3 фаза (Execute):
исполнение инструкции.
Все вычислительные операции и пересылки данных исполняются при таком конвейере за
один такт, программные переходы - за два такта. DSP - ядро ELcore-14™ использовано в 1892ВМ3Т
(МС-12), имеет RISC-подобную архитектуру с 3-уровневым конвейером, что обеспечивает выполнение почти всех операций за один такт (100МГц), а также обрабатывает информацию с переменными
форматами данных от битовых форматов до стандартных форматов данных с плавающей точкой в
формате IEEE754. ELcore-24™ - 2SIMD -расширение для данного ядра (Single Instructions Multiple
Data). Такое же, но 2SIMD -масштабированное ядро использовано в микросхеме 1892ВМ2Т(MC-24).
В программный конвейер ELcore-26™ были введены следующие изменения: фаза выборки
инструкции (Fetch) распадается на две: фаза выборки адреса инструкции (Address Fetch) и фаза выборки самой инструкции (Instruction Fetch). Таким образом, программный конвейер ELcore-26™ является 4-фазным. Инструкции программных переходов исполняются при таком конвейере за 3 командных цикла (а не за 2, как в ELcore-x4™). 2SIMD - ядро ELcore-26™, использованное в составе
микросхем МС-0226 и МС-0226G, работает уже при частоте 120МГц.
В ELcore-17™, ELcore-18™ фаза декодирования распалась на две стадии, а фаза исполнения
была конвейеризована на три фазы - в результате программный конвейер для этих ядер состоит из 7
фаз. Необходимо заметить, что достигаемое при таком программном конвейере повышение производительности носит в определенной степени условный характер: в тех программах, в которых следующие друг за другом инструкции используют результаты предыдущих, в конвейер приходится вводить такты торможения, что приводит к некоторому снижению эффективности.
Как планируется, перспективное ядро ELcore-28™ будет в перспективе работать при частоте
около 400МГц при реализации по 0.18-мкм технологии и иметь 7-уровневый конвейер. Это подтверждается, в частности, тем, что в июне 2005г. изготовлены, и успешно прошли функциональное тестирование экспериментальные образцы нового сигнального контроллера серии «Мультикор» МС-0128
(рис. 2). Цель проекта - аттестация принципиально новых архитектурных, схемотехнических и топологических решений платформы «МУЛЬТИКОР»:
 нового конвейеризованного ядра процессора обработки сигналов (DSP);
 новой коммутационной среды для организации обмена большими потоками информации на кристалле между различными процессорными ядрами;
 гиперлинков (последовательных сверхскоростных внешних каналов с пакетной организацией
передачи информации).
Новый сигнальный контроллер обеспечивает пиковую производительность около 1млрд.
операций с плавающей точкой в секунду в стандарте IEEE 754 при рабочей частоте 340 МГц. Последующий анализ топологического маршрута проектирования данной микросхемы при проектных нормах 0.18-мкм показал, что рабочая частота ядра может быть увеличена практически до 400 МГц, что
предполагается проверить в последующих аттестациях ядра на кремнии.
СБИС была спроектирована ГУП НПЦ «ЭЛВИС» при участии дизайн-центра «АНГСТРЕММ» (топологическое проектирование), ОАО «АНГСТРЕМ-СБИС» (блоки PLL, LVDS) и ОАО «Микропроцессорные технологии» (гиперлинковые каналы). Микросхема изготовлена на одной из зарубежных фабрик по технологии 0.18-мкм.
Рис. 2. Тестовая микросхема MC-0128 и ее топология. Размеры кристалла - 5x5 мм*мм
424
Однокристальная СБИС МС-0128 имеет архитектуру, аналогичную архитектуре микросхемы
1892ВМ3Т, и содержит два процессорных ядра из IP -библиотеки платформы Мультикор: RISC -ядро,
архитектурно совместимое с MIPS32, и конвейеризованное DSP - ядро ELcore -18™.
Кроме того, в состав СБИС вошли два контроллера интерфейса Space Wire (SWIC), реализованных в
соответствии с международным стандартом ECSS-E-50-12 и обеспечивающих дуплексный канал передачи данных с частотой от 2 до 400 Mbps с использованием LVDS-сигналов (ANSI/TIA/EIA-644).
Аттестованных в микросхеме МС- 0128 решения позволяют осуществить прорыв в области создания
принципиально новых микросхем в различных областях электроники. В настоящее время на основе
технологий НПЦ «ЭЛВИС» ведет разработку ряда новых отечественных микросхем:
 Пятипроцессорной микросхемы типа «Network-on the- chip» («сеть на кристалле» МСF-0428 c
пиковой производительностью не менее 8 GFLOPs (чип «Мультифорс»);
 мультимедийного процессора нового поколения «Мультикам»;
 однокристального аналого-цифрового телекоммуникационного процессора «Мультиком» для
мультистандартных мультирежимных DVB приемников и поддержки стандартов связи до 5 поколения.
Архитектура микросхемы по организации потоков данных и инструкций поддерживает пиковую производительность на большинстве реальных задач спектрально-корреляционной и фильтровой
обработки. Для этого в микросхеме имеется многоканальный интеллектуальный контроллер прямого
доступа (DMA) с поддержкой режимов самосинхронизации ресурсов микросхемы и 32-разрядный по
данным порт внешней памяти со встроенным SDRAM/FLASH/SRAM/ROM контроллером. Микросхемы содержат от 2 до 8 (и больше) Мбит внутренней памяти, периферийные SHARC - совместимые линки и последовательные порты, UART, а также гиперлинки типа Space Wire и RapidIO (для
старших микросхем ряда).
5. Области применения сигнальных контроллеров серии «Мультикор»
Микросхемы серии могут быть эффективно использованы в следующих приложениях: Локация и гидроакустика; Фазированные антенные решетки, Связь; Сигнальная обработка: БПФ, фильтрация, корреляция, быстрая свертка; Управление объектами с использованием высокоточных адаптивных методов; Высокоточная обработка данных для малогабаритных мобильных и встраиваемых
систем; Системы промышленного контроля; Графические ускорители; Мультимедийная обработка
изображений и цифровое телевидение (H.264/AVC (CIF), JPEG 2000 и т.д.); Мультимедийная обработка звука (MPEG-1 Audio Layer3 [MP3], AMR, WMA, AAC и другие звуковые кодеки) и многих
других приложениях.
Среди перспективных микросхем серии - аналого-цифровые проекты, а также радиационностойкие сигнальные контроллеры серии «Мультикор».
6. Сравнение сигнальных контроллеров с зарубежными аналогами
Микросхемы серии «Мультикор» являются импортозамещающими сериями. Ниже в табл. 3 и 4
приведено сравнение отечественного ряда сигнальных контроллеров и ряда зарубежных микросхем.
Данные по зарубежным микросхемам использованы из соответствующих микросхемам Руководств по
применениям.
Очень важным преимуществом отечественных микросхем является характеристика плотности
кодов для DSP -ядер, которая характеризуется длиной программ для той или иной библиотечной
функции. Для микросхем серии «Мультикор» данная характеристика, как правило, лучше на порядок,
чем у зарубежных аналогов (см. табл.4). Команда для DSP ядра достаточно емкая, так как имеет длину 32 или 64 бита, и напоминает с этой точки зрения VLIW (Very Long Instruction Word). К примеру, одна 64-разрядная инструкция для ELcore-24™ может выполнять две пары арифметических (логических) операций любой сложности и две пары пересылок типа регистр-память.
Это обеспечивает высокую плотность кодов для различных программ, и позволяет реализовать
различные функции обработки сигналов на МС-24, используя в несколько раз меньше команд, чем
для многих известных на рынке DSP микросхем. Это обусловлено тем, что сравниваемые DSP имеют, к примеру, или большую длину конвейера (10-12 уровней, как известный процессор TigerSHARC
TS201, ADI), или низкую плотность кода. К примеру, число тактов для процедуры FFT- 256 (комплексные 16-разрядные форматы данных и коэффициентов) в 8 раз короче для SISD - ядра ELcore14™ (менее 1000 тактов), чем, к примеру, для C54, разработки TI (8542 такта). За то же время 2SIMD
ядро ELcore-24™ может выполнять одновременно 2 таких преобразования, т.е. более чем в 16 раз
быстрее по количеству тактов, чем ядро C54. Система инструкций DSP обеспечивает программирование всех базовых процедур сигнальной обработки. Описание системы инструкций и дополнительная
информация о работе DSP - ядер приведены в соответствующих Руководствах по применению для
микросхем.
Для повышения производительности ядра ELcore-xx™ используется распараллеливание потоков обработки по SIMD-типу. Это достигается благодаря свойству масштабируемости DSP-ядра
425
ELcore-хx™, то есть возможности увеличения числа секций обработки данных (SIMD-секций) от одной (ELcore-1x™) до двух (ELcore-2x™), оставаясь в рамках одной системы инструкций и одной среды разработки (платформа «МУЛЬТИКОР»).
Таблица 3
Микросхемы «Мультикор» («ЭЛВИС»): сравнение с зарубежными DSP- процессорами
Фирма
Процессор
Тактовая частота, МГц
Технология, мкм
Серия
Пиковая производительность,
форматы:
 16b, int (MOPs)
 32b, float (MFLOPs)
 8b, int (MOPs)
КИХ-фильтр, 35 отводов,
1024 входных отсчета (мкс):
 int (МАС: 16*16+32)
 int (МАС: 8*8+32)
 32b, float
 32b, float, 15 отводов,
1024 входных отсчетов
 32b, float, 15 отводов,
64 входных отсчетов
FFT-1024, компл. (мкс):
 16b, block float.
 32b, float.
FFT-256, компл. (мкс):
 16b block float
 32b, float
DCT-8x8 (мкс):
 16b block float
 32b, float
ACS-операции (MOPs) :
декодер Витерби, 16b, int
SIN(X)/COS(X), 32b, float
(мкс): скаляр/
вектор, N= 128
Квадратный корень, 32b, float
(в мкс):
MC24
100
0.25
2004
ЭЛВИС
MC0226
120
0.25
2005
MCF0428
400
0.25
2007
1600
600
3600
3840
1440
8640
25600
9600
57600
99.8
50.4
195.4
90.1
41.6
21
81.4
37.6
6.3
3.2
12.3
5.6
4.5
1.9
0.3
58
107
24.2
44.6
3.7
6.7
11.2
21.5
4.7
9.0
0.7
1.4
0.6
1.2
200
0.3
0.6
480
0.04
0.08
3200
0.09
0.04
0.006
0.08
0.03
0.005
TI
C
6701
166
0.18
C
6416
600
0.13
4800
1000
ADI
TS
BF
201
53
600
600
0.13
0.13
9600
3600
3360
25.7
393
32.8
18.6
2.27
11
160
19.3
5.3
4.12
<0.5
12.45
0.1s/
0.02 v
0.007
Таблица 4
Размер программ для микросхем серии «Мультикор» (на примере 1892ВМ2Т (МС-24))
по некоторым типовым процедурам обработки
Процедура
КИХ-фильтр
Размер *)
10 - 15
FFT
150 - 230
DCT 8x8
50 - 80
30
SIN/COS
*) 32-разрядные слова
Дополнительные условия
32-разрядный формат плавающей точки, действительные данные и коэффициенты
32-разрядный формат плавающей точки
вход: комплексные данные, произвольная степень 2
выход: комплексная амплитуда/мощность, порядок 2инверсный/прямой
16-разрядный целочисленный формат (блочная плавающая
точка) или 32-разрядный формат плавающей точки
32-разрядный формат плавающей точки
Анализ дополнительного резерва увеличения быстродействия с помощью SIMD - распараллеливания представлен в табл.5.
426
Таблица 5
Оценки ускорения (в разах) процедур обработки сигналов/ изображений для микросхемы MC24 в режиме 2SIMD (параллелизм по данным отсутствует)
Процедура
1. КИХ-фильтр с N
отводами:
N=8
N=16
N=32
N=64
2. БПФ-N, комплексн.:
N=256
N=1024
N=2048
3. DCT-8x8
4. Декодер Витерби
c N состояниями:
N=64
N=256
5. Генератор случайных чисел
Ускорение
1.0/1.44
1.23/1.61
1.48/1.76
1.68/1.86
Пояснение
Формат плавающей точки, действительные отсчеты сигнала и
отклика фильтра, прямая форма фильтра.
Значение справа достигается, если допустимо, чтобы выход
формировался в виде двух полусумм в соседних словах
XRAM.
Формат плавающей точки, основание 4, один этап выполняется в режиме SISD, остальные - в режиме 2SIMD.
1.6
1.66
1.66
2.0
1.67
1.75
2.0
2-мерное DCT, 16-b целочисленный формат, массив введен в
XRAM по строкам, обрабатывается сначала по строкам, затем
- по столбцам.
Оценены затраты на наиболее громоздкую часть процедуры:
операции ACS, 16-b целый формат метрик.
Равномерное распределение, некоррелированные значения,
интервал -8192:+8191, 16-b отсчеты упакованы по 2 от старших разрядов.
7. Средства отладки программного обеспечения
Для программирования микросхем серии разработано Инструментальное программное обеспечение MCStudio™ [9,12-16], библиотеки прикладных программ (БПФ, фильтрации, сжатия изображений, адаптивной фильтрации и другие), ядро операционной системы LINUX. На стадии разработки находится ядро реального времени и полный компилятор с языков С и С++. Концепция интегрированной среды и инструментального программного обеспечения для микросхем серии «Мультикор» представлена на сайте фирмы [1], а среда MCStudio™ вместе с документацией на микросхему
поставляется компанией «ЭЛВИС». Все микросхемы серии совместимы по программному обеспечению снизу-вверх (к примеру, код для МС12 полностью выполняется на МС-24), что обеспечивает для
пользователей комфортный переход с одной микросхемы на другую.
В состав отладочных комплектов для микросхем входят; отладочный модуль с установленной микросхемой серии «Мультикор», комплект кабелей и блока питания для подключения микросхемы через JTAG порт к ПЭВМ, а также CD c документацией и Инструментальным ПО MCStudio™.
8. Заключение
Импортозамещающие и экспортопригодные микросхемы сигнальных контроллеров серии
«Мультикор», реализованные как мультипроцессорные «системы на кристалле», на сегодняшний
день являются самыми производительными и интегральными отечественными серийными микросхемами ЦПОС. Они легко объединяются с другими микросхемами серий «Мультикор», «Мультифлекс», «Мультимикст» и «ФлексРадио» разработки НПЦ «ЭЛВИС », что создает основу для проектирования конкурентоспособной отечественной РЭА самого широкого применения.
ЛИТЕРАТУРА
1.
2.
http://www.elvees.ru.
Александров Ю.Н., Беляев А.А., Глушков А.В., Грибов Ю.Н., Никольский А.В., Петричкович
Я.Я., Солохина Т.В. Новая отечественная платформа СБИС «МУЛЬТИКОР» для высокоточной
скоростной обработки информации и управления объектами // Цифровая обработка сигналов. 2001. - № 3. - С. 15-19.
3. Петричкович Я.Я., Солохина Т.В. SoC серии «Мультикор» - первый шаг и положительная динамика развития // Компоненты и технологии. - 2003. - №5. - C. 104-106.
4. Солохина Т.В., Петричкович Я.Я., Александров Ю.Н., Герасимов Ю.М., Заболотнов И.В., Алексеев М.Н., Беляев А.А., Грибов Ю.И., Глушков В.Д. и др. Микросхемы базовых серий «МУЛЬТИКОР». Сигнальный микроконтроллер 1892ВМ2Т (МС-24). Часть1 // Chip News. - 2005. № 2(95). - С. 20-31.
427