Методические указания по выполнению лабораторных работ по Цифровой схемотехнике

Департамент образования Ивановской области
Областное государственное бюджетное профессиональное
образовательное учреждение
«Ивановский энергетический колледж»
СОГЛАСОВАНО
Заместитель директора по УМР
__________
31 августа 2023 г.
УТВЕРЖДАЮ
Заместитель директора по УПР
____________
31 августа 2016 г.
МЕТОДИЧЕСКИЕ УКАЗАНИЯ
К ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ ПО
МДК 01.01 ЦИФРОВАЯ СХЕМОТЕХНИКА
программы подготовки специалистов среднего звена
по специальности
09.02.01 Компьютерные системы и комплексы
для студентов очной формы обучения
2023
Методические указания к выполнению лабораторных работ по
МДК.01.01. Цифровая схемотехника разработаны с учётом требований ФГОС
СПО по специальности:
09.02.01Компьютерные системы и комплексы (базовая подготовка)
(Приказ Минобрнауки РФ от 28 июля 2014 г.№849);
программы подготовки специалистов среднего звена по указанной специальности.
Организация-разработчик: областное государственное бюджетное профессиональное образовательное учреждение «Ивановский энергетический колледж»
Разработчик: Сухова О.Г. – преподаватель ОГБПОУ «ИЭК».
Одобрена цикловой комиссией компьютерные системы и комплексы
(Протокол № 1 от 31 августа 2023 г.)
Председатель ЦК: ___________ Сухова О.Г.
Рецензент:
_________________________________________________________________
2
Содержание
1 ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
5
2 ОБЩИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ
РАБОТ
9
3 УКАЗАНИЯ ПО ТЕХНИКЕ БЕЗОПАСНОСТИ
11
4 ЗАДАНИЯ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ ПО МДК 01.01 ЦИФРОВАЯ
СХЕМОТЕХНИКА
13
Лабораторная работа №1. Инструктаж по охране труда. Знакомство с лабораторным оборудованием
13
Лабораторная работа №2. Исследование основных логических
элементов
18
Лабораторная работа №3. Исследование основных комбинационных устройств: мультиплексора, дешифратора - демультиплексора
22
Лабораторная работа №4. Исследование преобразователя кодов
31
Лабораторная работа №5. Исследование триггеров RS-типа
38
Лабораторная работа №6. Исследование триггеров D – и Т –
типа
49
Лабораторная работа №7. Исследование регистров
58
Лабораторная работа №8. Исследование суммирующего и вычитающего счетчика
68
Лабораторная работа №9. Исследование счётчика с переменным коэффициентом счёта
75
Лабораторная работа №10. Исследование реверсивного счётчика
79
Лабораторная работа №11. Исследование четырёхразрядного
сумматора параллельного действия
85
Лабораторная работа №12.
логического устройства
98
Исследование
арифметико-
3
Лабораторная работа №13. Моделирование и исследование
схемы контроля чётности
108
Лабораторная работа №14. Исследование оперативного запоминающего устройства
118
Лабораторная работа №15. Исследование четырёхразрядной
микро-ЭВМ с ручным устройством управления
124
5 МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОСНАЩЕНИЕ ЛАБОРАТОРИИ
128
6 ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ОБУЧЕНИЯ
129
7 ПРИЛОЖЕНИЯ
130
Приложение А. Технологические карты
130
Приложение В. Пример бланка отчета
143
4
1 ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
Методические указания к выполнению лабораторных работ по междисциплинарному курсу МДК 01.01 Цифровая схемотехника для студентов очной
формы обучения разработаны на основании:
– ФГОС СПО по специальности 09.02.01 Компьютерные системы и
комплексы утвержденного приказом Министерства образования и науки Российской Федерации от 28.07.2014 г. №849;
– программы подготовки специалистов среднего звена по специальности
09.02.01 Компьютерные системы и комплексы);
– рабочей программы профессионального модуля подготовки специалистов среднего звена ПМ 01. Проектирование цифровых устройств по специальности 09.02.01 Компьютерные системы и комплексы
Выполнение лабораторных работ направлены на экспериментальное подтверждение теоретических положений и формирование учебных и профессиональных практических умений и знаний, которые составляют важную часть
теоретической и профессиональной практической подготовки по освоению
МДК 01.01 Цифровая схемотехника.
В результате освоения МДК 01.01 Цифровая схемотехника обучающийся должен уметь:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
У3.Разрабатывать схемы цифровых устройств на основе интегральных схем
разной степени интеграции.
У4. Выполнять требования технического задания на проектирование цифровых устройств.
В результате освоения дисциплины обучающийся должен знать:
З1. Арифметические и логические основы цифровой техники.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
5
Содержание междисциплинарного курса ориентировано на подготовку
студентов к овладению общими компетенциями (ОК):
ОК 1. Понимать сущность и социальную значимость своей будущей
профессии, проявлять к ней устойчивый интерес.
ОК 2. Организовывать собственную деятельность, определять методы и
способы выполнения профессиональных задач, оценивать их эффективность и
качество.
ОК 3. Решать проблемы, оценивать риски и принимать решения
в нестандартных ситуациях.
ОК 4. Осуществлять поиск, анализ и оценку информации, необходимой
для постановки и решения профессиональных задач, профессионального и
личностного развития.
ОК 5. Использовать информационно-коммуникационные технологии для
совершенствования профессиональной деятельности.
ОК 6. Работать в коллективе и команде, обеспечивать ее сплочение, эффективно общаться с коллегами, руководством, потребителями.
ОК 7. Ставить цели, мотивировать деятельность подчиненных, организовывать и контролировать их работу с принятием на себя ответственности за результат выполнения заданий.
ОК 8. Самостоятельно определять задачи профессионального и личностного развития, заниматься самообразованием, осознанно планировать повышение квалификации.
ОК 9. Быть готовым к смене технологий в профессиональной деятельности.
Содержание междисциплинарного курса ориентировано на подготовку
студентов к овладению профессиональными компетенциями (ПК)
ПК 1.1. Разрабатывать схемы цифровых устройств на основе интегральных схем разной степени интеграции.
ПК 1.2. Выполнять требования технического задания на проектирование
цифровых устройств.
ПК 1.5. Выполнять требования нормативно – технической документации.
6
По междисциплинарному курсу предусмотрено выполнение 15 лабораторных работ.
Лабораторные работы выполняется группой студентов из 2 человек.
Выполненные лабораторные работы должны быть представлены в виде
отчетов в соответствие с заданной формой.
Критерий оценки: правильность и полнота выполненного задания при
условии, что обучающийся может дать по работе объяснения.
Исходные данные: указаны в данных методических указаниях к лабораторным работам или в учебной литературе (п. 6).
Итоговая оценка: зачёт/незачёт, а также оценка по пятибалльной шкале.
«Зачёт» ставится в случае, если обучающийся может продемонстрировать практические результаты выполнения своей работы, которые должны совпадать с требуемыми; даёт по работе удовлетворительные объяснения, правильно отвечает на вопросы преподавателя.
«Незачёт» - лабораторная работа не выполнена.
Если «Зачёт» не получен обучающимся, то он выполняет работу повторно в другой день до получения нужного результата.
По результатам выполнения лабораторной работы ставится оценка:
«отлично» – полностью правильно выполненное задание, включающее:
1) правильно выстроенный алгоритм исследования цифрового устройства;
2) правильное занесение результатов исследования цифровых микросхем
в таблицы истинности;
3) правильное построение временных диаграмм работы исследуемых
микросхем;
4) грамотная работа со справочником.
«хорошо» – приведены все элементы правильного ответа 1 – 4, но:
– допущена ошибка при построении временной диаграммы;
– допущена ошибка при определении характеристик микросхемы по
справочнику.
7
«удовлетворительно» – правильно выстроен алгоритм исследования
цифрового устройства, но:
- допущена ошибка при занесении результатов исследования цифровых
микросхем в таблицы истинности;
- допущена ошибка при построении временных диаграмм работы исследуемых микросхем;
- допущена ошибка при определении характеристик микросхемы по
справочнику.
«неудовлетворительно» – определены характеристики микросхемы по
справочнику, но:
- не правильный алгоритм исследования цифрового устройства;
- не верно заполнена таблица истинности;
- не построены временные диаграммы.
8
2 ОБЩИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ
К лабораторным работам допускаются студенты прошедшие инструктаж
по охране труда с росписью в специальном журнале.
Все работы лабораторного практикума проводятся фронтальным методом бригадами, состоящими, как правило, из двух студентов, по индивидуальным заданиям для каждой бригады, указанным в методических рекомендациях.
Приступая к лабораторному практикуму, необходимо внимательно ознакомиться с излагаемыми ниже правилами, регламентирующими порядок выполнения работ.
При подготовке к лабораторной работе необходимо повторить соответствующий теоретический материал, внимательно ознакомиться с описанием
работы, выполнить домашнее задание.
Исследуемые цифровые узлы и устройства собираются на одном и том
же закрепленном за бригадой универсальном лабораторном стенде из элементов и интегральных схем, установленных на сменных печатных платах.
В начале каждого лабораторного занятия преподаватель проводит
сплошной или выборочный опрос студентов, в результате которого производится допуск к выполнению лабораторной работы. Для получения допуска к
выполнению работы студент должен иметь заготовку отчета по текущей лабораторной работе, владеть теоретическим материалом, иметь четкое представление о содержании и порядке выполнения экспериментальной части.
Каждый учащийся должен самостоятельно обработать результаты исследований и подготовить отсчёт о проделанной работе. Отчёт оформляется в отдельной тетради или печатается на компьютере.
Отчёт должен содержать следующие разделы:
1. Название и цель лабораторной работы.
2. Перечень приборов и оборудования.
3. Функциональные схемы исследования цифровых устройств.
4. Таблицы с результатами исследования.
5. Временные диаграммы работы устройств.
6. Технические характеристики исследуемых микросхем.
7. Вывод о проделанной работе.
Электрические схемы, таблицы, диаграммы и другие построения выпол9
няют карандашом с использованием чертёжных инструментов или на компьютере в соответствии с ГОСТом.
На контрольные вопросы лабораторной работы необходимо дать устные
ответы.
Зачет по работе выставляется после защиты лабораторной работы.
10
3 УКАЗАНИЯ ПО ТЕХНИКЕ БЕЗОПАСНОСТИ
(Выписка из инструкции № 5-15)
1. Согласно ПУЭ, с точки зрения поражения электрическим током лаборатория «Цифровая схемотехника» может рассматриваться как помещение с
повышенной опасностью поражения электрическим током, т.к. в ней имеется
возможность одновременного прикосновения к токоведущим частям с одной
стороны и заземлённой металлоконструкции с другой.
2. К самостоятельному выполнению лабораторных работ студенты допускаются только после инструктажа и проверки знаний настоящей инструкции, что сопровождается соответствующей росписью в журнале регистрации
инструктажа по технике безопасности, находящегося в лаборатории.
3. Студент, нарушавший правила техники безопасности и правила данной инструкции, немедленно отстраняется от работы. С ним проводится внеплановый инструктаж по технике безопасности в присутствии зав. лаборатории с последующей повторной записью в журнале инструктажа. Повторное
или злостное нарушение правил техники безопасности ведёт к удалению студента из лаборатории с постановкой в известность администрации колледжа.
4. Выполнение лабораторных работ проводится бригадами студентов в
составе не более 3-х человек и не менее 2-х человек. Один из членов бригады
назначается бригадиром и ведёт контроль за дисциплиной в процессе работы,
сменными технологическими картами и платами, проводниками.
5. В лаборатории необходимо соблюдать общие правила внутреннего
распорядка:
 нельзя находится в помещении лаборатории в верхней одежде и головных уборах;
 запрещено курить, выполнять работы в нетрезвом виде, в состоянии
наркотического опьянения или болезненном состоянии;
 запрещено вносить в помещение лаборатории взрывоопасные, отравляющие и слезоточивые вещества;
 при выполнении лабораторной работы на рабочем месте не должно
быть посторонних предметов. Рабочее место должно быть чистым.
6. При выполнении лабораторных работ студенты должны:
11
 входить в лабораторию и покидать рабочие места только с разрешения преподавателя;
 овладеть теоретическим материалом и знать цель поставленной лабораторной работы;
 убедится внешним осмотром в том, что лабораторные стенды и сменные платы исправны;
 клемму
лабораторного стенда соединить с заземляющим
ром, не подключая стенд к сети;
 устанавливать сменные исследуемые платы в разъём только
ключённого от сети стенда;
контуот-
 выполнять исследования цифровых устройств согласно методическим указаниям. Включение и отключение тумблеров выполнять одной рукой,
не касаясь при этом второй рукой стенда или платы;
 при проведении исследования с использованием осциллографа, не касаться одновременно руками лабораторного стенда находящегося под напряжением, и корпуса осциллографа, соединенного с клеммой «земля»
;
 не должны покидать рабочее место и оставлять без наблюдения лабораторный стенд;
 при возникновении неисправностей в работе лабораторного стенда
или несчастного случая стенд необходимо немедленно обесточить, оказать пострадавшему первую медицинскую помощь и немедленно доложить преподавателю;
 окончив работу, предоставить отсчёт преподавателю, привести в порядок рабочее место и только с разрешения преподавателя покинуть лабораторию.
12
4 ЗАДАНИЯ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ
ЛАБОРАТОРНЫХ РАБОТ ПО МДК 01.01 ЦИФРОВАЯ СХЕМОТЕХНИКА
Лабораторная работа № 1
Тема: «Знакомство с лабораторным оборудованием»
Учебная цель: познакомится с лабораторным оборудованием и методами исследования цифровых устройств
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
Краткая теория
1 Описание лабораторной установки
Универсальный стенд ОАВТ (по основам автоматики и вычислительной
техники) предназначен для выполнения лабораторных работ по изучению и исследованию логических схем, комбинационных узлов, собранных на базовых логических элементах и в виде самостоятельных интегральных схем, последовательных элементов и узлов, модели микро ЭВМ в составе: АЛУ, ОЗУ, регистров
операндов команды и адреса, регистра-аккумулятора, мультиплексора общей шины, дешифратора сигналов управления, устройств ввода и вывода информации.
Стенд состоит из основного блока, на передней (наклонной) панели которого расположен орган управления (ввода-вывода) и индикации, сменных плат на
которых установлены все исследуемые элементы, узлы и устройства (рисунок
1). На передней панели стенда установлен разъем, через который осуществляется
соединения сменных плат с основным блоком. Некоторые схемы требуют коммутации внешних цепей, которая осуществляется с помощью входящих в состав
стенда соединительных перемычек.
Основной блок имеет в своем составе источник питания напряжением 5 ±
0,25 В, который подключается к находящейся в разъеме исследуемой плате при
включении тумблера "СЕТЬ" на задней стенке корпуса.
Стенд комплектуется набором сменных технологических карт с функциональными схемами исследуемых устройств.
13
На передней панели стенда установлен разъем, через который осуществляется соединения сменных плат с основным блоком. Некоторые схемы требуют
коммутации внешних цепей, которая осуществляется с помощью входящих в состав стенда соединительных перемычек.
Рисунок 1.1 – Лабораторный стенд ОАВТ
Для ввода-вывода информации и задания режимов работы, исследуемых
устройств на передней (наклонной) панели стенда установлены тумблеры SА1SА5 и кнопки SВ1-SВЗ.
Основной блок имеет в своем составе источник питания напряжением 5 ±
0,25 В, который подключается к находящейся в разъеме исследуемой плате при
включении тумблера "СЕТЬ" на задней стенке корпуса.
Стенд комплектуется набором сменных технологических карт с функциональными схемами исследуемых устройств.
Для ввода-вывода информации и задания режимов работы, исследуемых
устройств на передней (наклонной) панели стенда установлены тумблеры SА1SА5 и кнопки SВ1-SВЗ.
Переключатели SА1-SА4, SВ2 и SВЗ предназначены для подачи логических сигналов:
"0" - нижнее положение переключателя;
"1"-верхнее положение переключателя.
14
Тумблер SА5 используется в качестве переключателя "двух сигналов в одну линию" или наоборот "одного сигнала на два направления".
Кнопка SВ1 служит для формирования одиночного импульс (F).
Для индикации входной, выходной информации и режимов работы исследуемого устройства на передней панели блока установлен светодиодный дисплей
из девяти светодиодов НL1-НL9, позволяющий индицировать в 9 разрядах уровни логической "1" (светодиоды светятся) и логического "0" (не светятся) и семисегментного индикатора НG1 для индикации числа в десятичном или шестнадцатеричном кодах.
Преобразование кодов осуществляет встроенный дешифратор согласно
таблице 1.1.
2 Порядок работы со стендом:
1. Вставьте исследуемую плату в разъём, находящийся на панели стенда.
2. Подключите стенд с помощью шнура к сети переменного напряжения 220В.
3. Включите тумблер "СЕТЬ", расположенный на задней панели стенда.
4. Установите технологическую карту на верхнюю панель стенда. Первая (римская) цифра номера карты должна соответствовать номеру сменной платы.
5. После окончания работы со стендом отключить тумблер "СЕТЬ", отключить стенд от сети, вынуть из разъема плату.
Приборы и оборудование:
1. Лабораторный стенд ОАВТ.
2. Набор технологических карт.
3. Сменные платы.
Порядок выполнения работы:
1. Изучите электрическую принципиальную схему лабораторного стенда.
2. Занесите в отчет письменные ответы на вопросы:
2.1. Микросхемы какой логики могут исследоваться на лабораторном стенде
ОАВТ?
2.2. Какое значение напряжения соответствует:
 Напряжению питания микросхем;
 Уровню логической единицы;
 Уровню логического нуля.
2.3. Какие элементы схемы позволяют формировать:
15
Таблица 1.1 – Коды чисел в различных системах счисления
ДвоичноДесятичный Двоичный
Восьмеричный
десятичный
0
0
0
0
1
1
1
1
2
10
2
10
3
11
3
11
4
100
4
100
5
101
5
101
6
110
6
110
7
111
7
111
8
1000
10
1000
9
1001
11
1001
10
1010
12
0001 0000
11
1011
13
0001 0001
12
1100
14
0001 0010
13
1101
15
0001 0011
14
1110
16
0001 0100
15
1111
17
0001 0101
16
10000
20
0001 1110
17
10001
21
0001 0111
18
10010
22
0001 1000
19
10011
23
0001 1001
20
10100
24
0010 0000
21
10101
25
0010 0001
22
10110
26
0010 0010
23
10111
27
0010 0011
24
11000
30
0010 0100
25
11001
31
0010 0101
26
11010
32
0010 0110
27
11011
33
0010 0111
28
11100
34
0010 1000
29
11101
35
0010 1001
30
11110
36
0011 0000
31
11111
37
0011 0001
32
100000
40
0011 0010
Шестнадцатеричный
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
16
 Логические сигналы высокого и низкого уровня;
 Сигналы управления (синхронизация, стробирование, сброс, запись и т.д.).
2.4. Как на лабораторном стенде организована индикация входной и выходной
информации?
Содержание отчета:
1. Название и цель работы.
2. Ответы на вопросы.
3. Вывод о выполненной работе.
17
Лабораторная работа 2
Тема: «Исследование основных логических элементов»
Учебная цель: изучить принцип действия логических схем и экспериментально подтвердить их таблицы истинности, научиться составлять схемы из
базовых элементов, реализующие определенную в эксперименте таблицу истинности.
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З1. Арифметические и логические основы цифровой техники.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
Краткая теория
Логические микросхемы выполняют операции конъюнкции (И), дизъюнкции (ИЛИ), инверсии (НЕ) более сложные логические операции: И-НЕ, ИЛИ-НЕ,
И-ИЛИ-НЕ, исключающее ИЛИ, РАВНОЗНАЧНОСТЬ. Логическая микросхема
как функциональный узел может состоять из нескольких логических элементов,
каждый из которых выполняет одну - две, или более из перечисленных логических операций и является функционально автономным, т. е. может использоваться независимо от других логических элементов микросхемы. Конструктивно логические элементы объединены единой подложкой и корпусом и, как правило,
имеют общие выводы для подключения источника питания.
На рисунке 2.1 приведены условные обозначения логических элементов.
На рисунке 2.1 приведены логические элементы с двумя входами. Число
входов может быть и большим. При создании какого-либо устройства могут понадобиться логические элементы с разным числом входов. Поэтому в состав серий
нередко включают микросхемы, которые содержат логические элементы на
2,3,4,6,8 входов. Поскольку микросхемы выпускают в корпусах с ограниченным
числом выводов, например корпус К 201.14 -1 имеет 14 выводов, то и логических
элементов, размещаемых в таком корпусе, будет тем меньше, чем больше входов у
каждою из них. Например, серия К155, некоторая часть микросхем которой выпускается в указанном выше корпусе, включает следующий ряд логических мик18
росхем: К155ЛА1 - два четырехвходовых, К155ЛА2 - один восьмивходовый,
К155ЛАЗ - четыре двухвходовых, К155ЛА4 - три трехвходовых логических элемента. Более подробно см. таблицу 2.1.
Рисунок 2.1 – Условные графические обозначения логических элементов
Разработка каждой серии цифровых микросхем начинается с базового
логического элемента. Так называют элемент, который лежит в основе всех
микросхем серии: и логических, и триггеров, и счетчиков и т. д. Как правило,
базовые логические элементы выполняют операции И - НЕ либо ИЛИ - НЕ.
Принцип построения, способ управления его работой, выполняемая им логическая операция, напряжение питания и другие параметры базового элемента являются определяющими для всех микросхем серии.
По принципу построения базовых логических элементов цифровые микросхемы подразделяют на следующие типы: транзисторно-транзисторной логики (ТТЛ) и транзисторно-транзисторной логики с диодами Шотки (ТТЛШ);
транзисторной логики с эмиттерными связями (ЭСЛ); комплементарные структуры (КМОП) и т.д.
19
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Технологические карты 1-1, 1-2, 1-3, 1-4, 1-5, 1-6.
3. Сменная плата № 1.
Порядок выполнения работы:
1. Вычертить в отчете схему, приведенную на карте 1 - 1, и подготовить таблицу
истинности для записи состояний логической схемы.
2. Установить на стенде плату №1 и технологическую карту 1-1. Проанализировать работу светодиодного индикатора стенда для определения уровней логических сигналов, проверяя правильность его работы с помощью осциллографа.
Составить таблицу истинности исследуемого устройства, и временные диаграммы его работы.
3. Определить логическую функцию исследуемого устройства и записать её логическое выражение через операции И, ИЛИ и НЕ. Определить тип каждого
логического элемента, входящего в устройство и обозначить его на схеме.
4. Повторить п. 1 - 4 для карт 1-2, 3, 4, 5, 6.
5. Для одной из исследуемых микросхем по справочнику определить и занести в
отчет цоколевку и основные электрические параметры.
6. Сделать вывод о выполненной работе.
7. Ответить на контрольные вопросы.
Контрольные вопросы:
1. Что называется логическим элементом?
2. Какое обозначение на схемах имеет логический элемент?
3. Какое число входов и выходов имеет логический элемент?
4. Какие способы могут быть использованы для описания функций алгебры
логики?
5. Назовите основные операции булевой алгебры. Как они описываются помощью таблиц истинности, с помощью алгебраических выражений?
6. Назовите основные законы и теоремы алгебры логики.
7. Представить схемотехническую реализацию логических функций И, НЕ,
20
ИЛИ, исключающее ИЛИ, ИЛИ-НЕ на логических элементах И-НЕ.
8. Объясните принцип действия базового логического элемента ТТЛ, и укажите
основные параметры данного устройства.
Содержание отчета:
1. Название и цель работы.
2. Функциональные схемы исследуемых логических элементов.
3. Таблицы истинности , логические выражения, временные диаграммы.
4. Цоколевка и основные параметры микросхемы.
5. Вывод.
21
Лабораторная работа № 3
Тема: «Исследование основных комбинационных устройств:
мультиплексора, дешифратора - демультиплексора»
Учебная цель: получить практический навык
мультиплексора, демультиплексора, дешифратора.
исследования работы
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
1 Мультиплексоры
Назначение мультиплексоров (от лат. multiplex - многократный) - коммутировать в желательном порядке информацию, поступающую с нескольких
входных шин на одну выходную. С помощью мультиплексора осуществляется
временное разделение информации, поступающей по разным каналам.
Мультиплексор можно уподобить бесконтактному многопозиционному
переключателю.
В качестве примера рассмотрим микросхему четырехканального мультиплексора К155КП2.
Условное графическое изображение мультиплексора ½ К155 КП2 показано на рисунке 3.1.
Мультиплексор имеет следующие выводы:
 информационные входы (входы данных) D0, D1, D2, D3;
 адресные входы В, А (А – младший, В – старший разряд);
 разрешающий (стробирующий) вход V;
 один выход F.
Число адресных (nадр) и информационных (nинф) входов связаны соотношением
nинф=2n.адр
22
Рисунок 3.1 – Условное графическое обозначение мультиплексора
Данные параллельным кодом поступают на информационные входы
мультиплексора. Набор сигналов на адресных входах определяет конкретный
информационный вход, который будет соединён с выходным выводом.
Разрешающий (стробирующий) вход V используют для расширения
функциональных возможностей мультиплексора, позволяя синхронизировать
его работу с работой других узлов. Разрешающий вход используется также для
наращивания разрядности мультиплексоров.
Активный сигнал на стробирующем входе V разрешает работу мультиплексора, а неактивный – блокирует его работу.
Мультиплексор работает следующим образом. При V=1 мультиплексор
заперт.
При V=0 мультиплексор выбирает один из входов, адрес которого задаётся двоичным кодом на адресных входах А и В, и подключает его к выходу F.
Информация с выбранного входа передаётся на выход F.
Логическая структура реального мультиплексора К155 КП2 («четыре
линии к одной» (4:1) показана на рисунке 3.2.
Когда разрешающий вход V находится под высоким потенциалом (V=1)
один из входов (нижний) каждого логического элемента И будет под низким
напряжением, и, следовательно, на их выходах будут нулевые уровни независимо от состояния остальных входов. Выходной сигнал в этом случае также
будет F=0. Мультиплексор заблокирован.
Схема управления выполнена так, что при разрешающем сигнале на входе V (V=0) любые комбинации сигналов на адресных входах, А и В создают
23
условия, при которых на входах (а значит, и на выходах) трёх логических элементов И существуют потенциалы низкого уровня, неактивные для элемента
ИЛИ. Состояние четвёртого элемента И определяется сигналом на информационном входе мультиплексора.
Двоичные числа (00; 01; 10 и 11), характеризующие сигналы на входах B
и A, эквивалентны индексу задействованного информационного входа (D0; D1;
D2; D3).
Так, например, двоичное число 102 на адресных входах обеспечит передачу сигнала с входа D2 на выход F. Это следует из таблицы истинности
рассматриваемого мультиплексора (таблица 3.1) и из формулы
̅ DO ᴠ B
̅ D2 ᴠ BAD3).
̅ AD1 ᴠ BA
F=(B̅ A
Рисунок 3.2 – Логическая структура мультиплексора
В мультиплексорах ТТЛ входные информационные сигналы проходят
через несколько логических элементов. Поэтому такие приборы могут обраба24
тывать только импульсные сигналы, логические, уровни которых находятся в
пределах, допустимых для приборов ТТЛ.
Таблица 3.1 – Таблица функционирования мультиплексора
Входы
Выход F
V
A
B
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
1
X
X
0
Поскольку ключи КМОП обладают способностью проводить ток в двух
направлениях, такие мультиплексоры могут быть использованы в качестве демультиплексоров – устройств, коммутирующих сигналы от одной ширины к
нескольким.
В отличие от мультиплексоров ТТЛ приборы КМОП структуры могут
использоваться для коммутации как импульсных, так и аналоговых сигналов.
В лабораторной работе исследуется микросхема мультиплексора
К155КП5 (рисунок 3.5).
Рисунок 3.5 – Условное графическое обозначение микросхемы К155КП5
25
Полная информация о микросхеме К155КП5 приведена в справочнике.
В таблице 3.2 представлен принцип работы микросхемы К155КП5.
Таблица 3.2 – Таблица функционирования микросхемы К155КП5
2 Демультиплексоры
Демультиплексоры в функциональном отношении противоположны
мультиплексорам. В демультиплексорах сигналы с одного информационного
входа распределяются в желаемой последовательности по нескольким выходам.
Выбор нужной выходной шины, как и в мультиплексоре обеспечивается
кодом на адресных входах А и В.
При nадр входах демультиплексор может иметь в зависимости от конструкции до 2n выходов.
Условное графическое изображение демультиплексора показано на рисунке 3.6.
Рисунок 3.6 - Условное графическое изображение демультиплексора
3 Дешифраторы
Дешифратором называют кодирующее устройство с несколькими входа26
ми и выходами, у кторого определенным комбинациям входных сигналов соответствует активное состояние одного из выходов.
Условное графическое изображение дешифратора показано на рисунке.
3.7.
Рисунок 3.7 – Условное графическое обозначение дешифратора 3: 8
Дешифратор во многом аналогичен демультиплексору. Если у демультиплексора адресные входы А и В преобразовать в информационные, а на бывший информационный вход Х подавать постоянно 0 или 1, то данный прибор
будет работать как дешифратор 2 : 4 (рисунок 3.8).
Демультиплексоры и дешифраторы часто выпускаются в виде единой
микросхемы. Примером такого исполнения служит микросхема К155ИД4, содержащая в одном корпусе два демультиплексора – дешифратора. Каждая секция имеет один информационный разрешающий вход.
Рисунок 3.8 – Преобразование дешифратора в демультиплексор
Оборудование:
1. Лабораторный стенд ОАВТ.
27
2. Сменная плата №4.
3. Технологические карты IV-1, IV-3.
Порядок выполнения работы:
1. Изучить принципы действия дешифратора – демультиплексора.
2. Установить на стенде технологическую карту IV-1 и зарисовать ее в отчете.
3. Исследовать работу дешифратора - демультиплексора в следующей последовательности:
3.1.
Подать на выходы дешифратора в двоичном коде информацию тумблерами SA1-SA3 (от 0 до 1112) . Не нажимая кнопку SВ2 (V=1) записать в
таблицу 3.3 состояние выхода дешифратора. Индикация выходной информации осуществляется светодиодами HL1-HL8.
3.2. Нажать кнопку SВ (V=0). Записать в таблицу 3.3 состояние выходов дешифратора. При нажатой кнопке SВ2 светодиод, номер которого соответствует
установленному тумблерами SА1- SА3 адресу, гаснет.
3.3. Изменяя входную информацию дешифратора от 0 до 1112 , заполнить таблицу 3.3.
Таблица 3.3 – Результаты исследования дешифратора
Номер
SA3 SA2 SA1
опыта
1
0
0
….
8
1
1
V
0
HL1 HL2 HL3 HL4 HL5 HL6 HL7 HL8
1
0
1
0
1
1
0
4. Изучить принцип действия мультиплексора.
5. На стенде установить плату №4 и технологическую карту IV-3.
6. В отчете зарисовать функциональную схему мультиплексора.
7. Произвести исследование работы мультиплексора в следующей последовательности:
7.1. С помощью тумблеров SA1-SA2 и после нажатия кнопки SВ3 адрес,
управляющий мультиплексором, заносится в регистр RG (DD3) и передается
на адресные шины мультиплексора (адрес задается в последовательности 000 2 28
1112).
7.2. На вход дешифратора (DD1) тумблером SA1 - SA3 подается информация,
заданная преподавателем. При нажатии кнопки SВ2 выходная информация дешифратора индицируется на светодиодах HL2-HL9 и одновременно поступает
на информационные входы мультиплексора.
7.3. Определить по светодиоду HL1 информацию на выходе. На выход мультиплексора передается логический уровень того информационного входа, адрес которого задан на адресных шинах 1,2,4.
8. Заполнить таблицу 3.4 результатами исследования мультиплексора.
9. Определить по справочнику основные электрические параметры микросхемы
К155КП5. В отчет включить цоколевку и основные параметры микросхемы
К155КП5.
10.
Сделать вывод о выполненной работе.
Информационные шины
….
8
HL8
HL9
HL1
1
0
1
0
1
0
1
0
HL7
0
HL6
0
HL5
SA1
0
HL4
SA2
0
HL3
SA3
0
HL2
1
0
2
11.
Индикация
V
2
1
Адресные
шины
4
Номер опыта
Таблица 3.4 – Результаты исследования мультиплексора
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Ответить устно на контрольные вопросы.
Контрольные вопросы:
1. Дайте определение мультиплексора, демультиплексора, дешифратора.
2. Как работает мультиплексор?
3. Какими способами можно увеличить разрядность мультиплексора?
4. Назовите область применения мультиплексоров.
29
0
1
5. Показать сходства и отличия во внутренней структуре и в логике работы
дешифратора и демультиплексора.
6. Приведите примеры использования дешифраторов и укажите, каким способом маркируются ИМС подобного типа.
Содержание отчета:
1. Название и цель работы.
2. Функциональные схемы исследуемых устройств.
3. Таблицы с результатами исследования микросхем.
4. Цоколевка и основные параметры микросхемы К155КП5.
5. Вывод.
30
Лабораторная работа № 4
«Исследование преобразователей кодов»
Учебная цель: получить практический навык исследования преобразователя кодов на ПЗУ и составления таблицы прошивок.
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Операция изменения кода числа называется его перекодированием. Интегральные микросхемы, выполняющие эти операции, называются преобразователями кодов.
Интегральные микросхемы преобразователей кодов выпускаются только
для наиболее распространенных операций:

преобразователи двоично-десятичного кода в двоичный код;

преобразователи двоичного кода в двоично-десятичный код;

преобразователи двоичного кода в код Грея;
 преобразователи двоичного кода в код управления сегментными индикаторами;
 преобразователи двоичного или двоично-десятичного кода в код управления шкальными или матричными индикаторами.
В качестве примера рассмотрим преобразователь двоичного кода в код
управления семисегментным цифровым индикатором, приведенным на рисунке. 4.1.
Сам индикатор представляет собой полупроводниковый прибор, в котором имеются семь сегментов, выполненных из светодиодов. Включением и выключением отдельных сегментов можно получить светящееся изображение отдельных цифр или знаков. Конфигурация и расположение сегментов индикатора показаны на рисунке 4.1. Каждой цифре соответствует свой набор включе31
ния определенных сегментов индикатора.
Рисунок 4.1 – Конфигурация расположения сегментов индикатора
Таблица, соответствующая работе индикатора приведена на рисунке.
4.2. В этой таблице также приведены двоичные коды соответствующих цифр.
Рисунок 4.2 - Таблица соответствия кодов для
семисегментного индикатора
Такие индикаторы позволяют получить светящееся изображение не
только цифр от 0 до 9, но других знаков, используемых в 8- и 16-ричной системах счисления. Для управления такими индикаторами выпускаются интегральные микросхемы типов КР514ИД1, К514ИД2, К133ПП1, 176ИД2,
176ИДЗ, 564ИД4, 564ИД5 и др.
Преобразователи кодов, выполненные по технологии КМОП, можно ис32
пользовать не только со светодиодными индикаторами, но и с жидкокристаллическими или катодолюминесцентными.
Шкальные индикаторы представляют собой линейку светодиодов с одним общим анодом или катодом. Преобразователи двоичного кода в код
управления шкальным индикатором обеспечивают перемещение светящегося
пятна, определяемое двоичным кодом на адресном входе.
Матричные индикаторы представляют собой наборы светодиодов, расположенных по строкам и столбцам. Наиболее распространенными матричными индикаторами являются индикаторы, имеющие 5 столбцов и 7 строк (формат 5x7). Количество светодиодов в таких матричных индикаторах равно 35.
Управление такими индикаторами производится путем выбора номера
строки и номера столбца, на пересечении которых находится нужный светодиод. Примером такого матричного индикатора является прибор АЛС340А с
форматом 5x7 светодиодов (рисунок 4.3. а).
Для управления матричными индикаторами выпускаются микросхемы, в
которых положение светодиода задается номерами столбца i и строки j, причем
не все комбинации i и j используются. Такие преобразователи кодов называются неполными. К ним относятся микросхемы К155ИД8 и К155ИД9 (рисунок
4.3. б).
а)
б)
Рисунок 4.3 - Устройство матричного индикатора формата 7x5 (а) и
включение микросхемы К155ИД9 неполного дешифратора матричного индикатора (б)
Исследуемый в лабораторной работе преобразователь кодов предназна33
чен для преобразования информации из двоичной системы исчисления в код
управления работой восьмисегментного индикатора.
Преобразователь кодов представляет собой постоянное запоминающие
устройство ПЗУ, выполненное на ИС К155РЕ3.
Каждому «0» в выходном слове ПЗУ будет соответствовать светящейся
сегмент индикатора HG1 (см. рисунок на карте IV-2), при этом каждому сегменту присвоено своё имя (см. рисунок 4.1.).
При сигнале на SA5, равном логическому нулю на индикаторе индуцируется десятичные числа. При этом для индикации чисел, больше 9, на индикаторе загорается «десятичная точка» (светодиод h).
При сигнале на SA5, равном логической единице, индикатор высвечивает шестнадцатеричные цифры от 0 до F (см. рисунок 4.2).
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Технологическая карта IV-2.
3. Сменная плата № 4.
Порядок выполнения работы:
1. Зарисовать в отчёте схему исследуемого устройства, приведенную на карте
IV-2. Подготовить таблицу 4.2.
SA2
SA1
h
0
0
0
0
0
1
g
f
e
d
c
b
a
1
0
0
0
0
0
0
Индикатор
0
Десятичный код
SA3
Выход
SA4
0
1
2
3
4
5
6
7
8
9
Адрес
SA5
Число
Таблица 4.2 – Результаты прошивки преобразователя кодов на ПЗУ
34
0
1
2
3
4
5
6
7
8
9
a
b
c
d
e
f
Шестнадцатеричный код
0
11
12
13
14
15
1
1
1
1
1
1
0
0
0
1
1
1
0
F
2. По рисунку 4.4 и таблице 4.3 рассмотреть способы отображения двоичных
чисел на сегментном индикаторе в различных система счисления.
35
Рисунок 4.4 – Сегментный индикатор и схемы включения
индикаторов с общим анодом и общим катодом
Таблица 4.3 – Индикация на сегментном индикаторе в различных системах
счисления
Индикация
В шестнадцатеричном коде
Десятичное
число
В десятичном коде
0
0
0
1
1
1
2
2
2
3
3
3
4
4
4
5
5
5
6
6
6
7
7
7
8
8
8
9
9
9
10
0,
A
11
1,
B
36
12
2,
C
13
3,
D
14
4,
E
15
5,
F
3. Установить плату №4.
4. Изменяя тумблерами SA1-SA5 информацию на адресных входах дешифратора составить таблицу прошивок (см. пример заполнения представлен в таблице 4.2).
5. Определить по справочнику и включить в отчет основные характеристики и цоколевку микросхемы К155РЕ3.
6. Сделать вывод о выполненной работе.
7. Ответить на вопросы.
Контрольные вопросы:
1. Объяснить принцип работы преобразователя кодов.
2. Для чего предназначена таблица прошивок.
3. Показать возможности применения семисегментного индикатора для представления расширенного алфавита символов.
Содержание отчета:
6. Название и цель работы.
7. Функциональные схема исследования преобразователя кодов.
8. Таблицы с результатами исследования микросхем.
9. Цоколевка и основные параметры микросхемы К155РЕ3.
10. Вывод.
37
Лабораторная работа № 5
«Исследование интегральных триггеров RS типа»
Учебная цель: научится исследовать интегральные триггеры RS типа,
строить временные диаграммы их работы.
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
Краткая теория
Триггер – это простейшее устройство памяти, способное хранить 1 бит
информации. Триггер представляет собой логическую схему с положительной
обратной связью, имеющую два устойчивых состояния условно называемые
единичным и нулевым.
Процесс перехода триггера из одного состояния в другое называется
опрокидыванием, или срабатыванием. При опрокидывании токи и напряжения
в триггере меняются очень быстро, скачком.
Совершив переход, триггер способен хранить новое состояние устойчивого равновесия после окончания воздействия внешнего управляющего сигнала, т.е. он обладает свойством памяти.
В простейшем исполнении триггер представляет собой симметричную
структуру из двух логических элементов ИЛИ-НЕ (рисунок 5.1) либо И-НЕ,
охваченных положительной перекрестной обратной связью (ПОС) .
Рисунок 5.2 – Условное графическое обозначение триггера на логических
элементах ИЛИ-НЕ
38
RS-триггер имеет два входа R и S и два выхода прямой Q и инверсный Q.
Состоянием триггера определяется сигналом на прямом выходе. Когда
Q  1(Q  0) - триггер находится в единичном состоянии, когда Q  0(Q  1) -
триггер находится в нулевом состоянии.
Для перевода триггера из одного состояния в другое на него необходимо
воздействовать внешним управляющим сигналом, который подаётся на его
входы.
Вход, по которому триггер устанавливается в единичное состояние называют S входом (от англ. Set-установка), а в нулевое - R входом (от англ. Resetвозврат).
1 Схема RS триггера на элементах ИЛИ-НЕ
Схема RS триггера на элементах ИЛИ-НЕ и его условное обозначение
представлены на рисунке 5.2.
Рисунок 5.2 - RS триггер на элементах ИЛИ-НЕ
Работа триггера представлена таблицей 5.1.
Таблица 5.1 - Таблица переключений RS – триггера на ЛЭ ИЛИ-НЕ
Режим работы
S
R
Qn+1
𝐐n+1
0
0
Qn
Qn
Режим хранения информации
0
1
0
1
Сброс
1
0
1
0
Установка
1
1
0
0
Режим запрета
39
Активным (переключательным) уровнем сигнала триггера на ЛЭ ИЛИНЕ является 1.
В таблице работы Qn обозначен выходной сигнал триггера в момент
подачи входных сигналов R и S, а Qn+1 – выходной сигнал после действия сигналов R и S.
Временные диаграммы триггера представлены на рисунке 5.3. Условно в
качестве исходного состояния принято единичное состояние триггера.
Рисунок 5.3 – Временные диаграммы триггера
на логических элементах ИЛИ-НЕ
Из осциллограмм работы RS-триггера на элементах ИЛИ-НЕ (рисунок
5.3) видно, что изменение состояния выхода происходит только под воздействием на входах R и S уровня лог. 1 .
Два следующих друг за другом активных импульса на входах R и S лишь
подтверждают состояние выхода. Это свойство RS-триггера широко используется в различных цифровых схемах, в частности для устранения дребезга контактов, где входной сигнал поступает от механических ключей. Триггер устраняет ложное срабатывание при неоднократном поступлении сигнала на один и
тот же вход.
40
2 Схема RS – триггера на элементах И-НЕ
Схема RS – триггера на элементах И-НЕ представлена на рисунке 5.4, а.
Активным уровнем сигнала для этого триггера является «0», о чём указывают
инверсные входы на условном графическом изображении триггера (рисунок
5.4, б).
а)
б)
Рисунок 5.4 - RS триггер на элементах И-НЕ
Работа триггера на ЛЭ И-НЕ представлена в таблице 5.2.
Таблица 5.2 - Таблица переключений триггера на ЛЭ И-НЕ
S
R
Qn+1
𝐐n+1
Режим работы
0
0
1
1
Режим запрета
0
1
1
0
Установка
1
0
0
1
Сброс
1
1
0
0
Режим запрета
Временные диаграммы работы триггера представлены на рисунке 5.5.
Асинхронные RS-триггеры редко имеют самостоятельное применение,
но входят в состав всех более сложных триггеров и устройств памяти: счётчиков, регистров, ОЗУ.
Недостатки RS – триггеров:

Наличие запрещённой комбинации входных сигналов.
41


Подача информации по двум отдельным цепям R и S.
Низкая помехоустойчивость.
Рисунок 5.5– Временные диаграммы триггера
на логических элементах И-НЕ
В рассмотренных RS - триггерах управляющие сигналы воздействуют на
триггер непосредственно с началом своего появления на их входах. Такие
триггеры называются асинхронными, т.е. не синхронными. В устройствах современной цифровой техники срабатывание всех узлов и элементов в каждом
такте должно происходить строго одновременно, для чего применяется их
жёсткая синхронизация с помощью специальных импульсов.
Отличие синхронного триггера от асинхронного состоит в том, что синхронный триггер имеет дополнительный вход С (clock-время), называемый
синхронизирующим или тактовым.
Синхронные триггеры воспринимают сигналы с информационных входов S и R, и под их воздействием переключается в соответствующее состояние
только при поступлении на вход синхронизации активного уровня.
Сигналы на информационных S- и R-входах должны формироватся до
поступления синхроимпульса.
По способу восприятия сигналов синхронизации различают триггеры со
статическим и динамическим и (потенциальными) входом.
42
Статическим называется такой вход, по которому управляющий сигнал
оказывает воздействие на триггер в течении всей своей длительности, а не
только в момент перепада. Прямым считается такой статический вход, для которого активным является уровень «1», a неактивным - уровень «0»; обратным
- когда все обстоит наоборот.
Свойства входов обозначают специальными указателями. Прямые статические входы указателей не имеют (рисунок 5.6 а). Инверсные статические
входы помечают символами инверсии (рисунок 5.6 б).
а)
б)
Рисунок 5.6 – Указатели свойства входов со статическим управлением
Динамическим называется такой вход, по которому управляющий сигнал
воздействует на триггер только в момент своего перепада от «0» к «1» т.е. по
фронту (прямой динамический вход) (рисунок 5.7 а) или от «1» к «0» - по срезу (обратный динамический вход) (рисунок 5.7 б).
а)
б)
Рисунок 5.7 – Указатели свойства входов с динамическим управлением
43
В устройствах современной цифровой техники срабатывание всех узлов
и элементов в каждом такте должно происходить строго одновременно, для чего применяется их жёсткая синхронизация с помощью тактовых импульсов.
На рисунке 5.8 представлена логическая структура синхронного триггера
со статическим управлением, выполненного на логических элементах И-НЕ.
Рисунок 5.8 - Логическая структура синхронного триггера
Простейший синхронный триггер кроме ячейки памяти содержит еще
устройство управления из двух логических элементов И-НЕ.
Переключение синхронных RS триггеров производится сигналом «1»
подаваемым на входы S и R, только при наличии синхросигнала С= «1».
Синхронизирующие сигналы вырабатываются специальными генераторами тактовых импульсов, которые задают частоту смены информации в дискретные моменты времени. В эти же моменты обновляется информация на выходах триггера.
Принцип работы синхронного RS триггера поясняет таблица истинности
(таблица 5.3) и временные диаграммы (рисунок 5.9).
Если на входе С=0 то на выходах логических элементов 1,2 И-НЕ будет
1, а это обеспечивает режим хранения информации, т.е. сигналы на выходах Rи S- не переключат триггер.
44
Таблица 5.3- Таблица состояний синхронного RS триггера
C
R
1
1
1
0
1
0
1
1
0
X
Примечание: Х – любое состояние, 0 или 1.
S
0
1
0
1
X
Qn+1
0
1
Qn
1
Qn
Рисунок 5.9
Если на С=1 , то на входные сигналы схема реагирует аналогично асинхронному триггеру на логических элементах И-НЕ.
Пусть начальное состояние триггера нулевое. Переключение триггера с 0
на 1 произойдет когда на S = C = 1 .
Сброс триггера произойдет когда R=1, а C=0.
При S=1, R=1 под действием активного синхросигнала C=1 триггер оказывается в запрещённом состоянии. Объясняется это наличием на выходах
устройства управления (ЛЭ1 и ЛЭ2) нулей, что приводит к единицам на выходах элементов ячейки памяти. Логика работы триггера нарушается, на обоих
его выходах наблюдается одинаковое состояние. По окончании действия активного синхросигнала в этой ситуации трудно предсказать, какое состояние
примет триггер.
Синхронный триггер обладает повышенной помехоустойчивостью, значит
он более надежный.
45
Следует отметить, что рассматриваемый синхронный RS-триггер является
триггером с прямыми входами, что отражено на его условном обозначении
(рисунок 5.10).
Рисунок 5.10 – Условное графическое обозначение
синхронного триггера в прямым входом синхранизации
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Сменная плата №2.
3. Технологические карты II-1, II-2, II-3.
Порядок выполнения работы:
1. Зарисовать в отчёте схему триггера, приведённую на карте II-1 выполненную на логических элементах 2 ИЛИ-НЕ и таблицу 5.4.
2. Установить на стенд плату №2.
3. Установить карту II-1. Ознакомиться с принципом действия приведённого
на карте триггера, подавая управляющие сигналы на входы S и R нажатием
кнопок SB2 и SB3 соответственно. При одновременном нажатии кнопок SB2 и
SB3 режим запрета.
Индикация входной информации осуществляется светодиодами HL1 и
HL2, а выходной информации светодиодами HL4 (прямой выход) и HL3 (инверсный выход).
4. Результаты исследования триггера на логических элементах 2 ИЛИ-НЕ свести в таблицу 5.4.
5. Построить временные диаграммы работы триггера на логических элементах
2 ИЛИ-НЕ.
6. Установить карту II-2. Ознакомиться с принципом действия, зарисовать
46
схему триггера выполненного на логических элементах 2И-НЕ и таблицу 5.4.
7. Подача и индикация входных сигналов как в пункте 3. (Пока кнопки не
нажимают режим хранения информации).
Индикация выходной информации осуществляется светодиодами HL3
(прямой выход) и HL4 (инверсный выход).
8. Результаты исследования триггера на логических элементах И-НЕ свести в
таблицу 5.4.
9. Построить временные диаграммы работы триггера на логических элементах
И-НЕ.
9. Установить карту II-3. Начертить условное обозначение RS-триггера в интегральном исполнении на ИМС типа К155ТМ2. Как осуществляется подача и
индикация входной и выходной информации?
10. Результаты исследования триггера на ИМС типа К155ТМ2 свести в таблицу
5.4.
11. Построить временные диаграммы работы триггера.
12. Сделать вывод о выполненной работе.
13. Ответить на контрольные вопросы.
Таблица 5.4 – Таблица истинности триггера
Триггер, выполненный на ___________________________
№ п/п
S
R
Q
̅
Q
Режим работы триггера
1
2
3
4
Контрольные вопросы:
1. Объяснить назначение R, S входов триггеров.
2. Что такое активный входной уровень сигнала?
3. Почему RS-триггер на элементах 2И-НЕ называют триггером с инверсными
входами?
47
4. В чём отличие синхронных и асинхронных триггеров?
5. Что такое «запрещённое состояние» RS- триггера? Какие типы триггеров
имеют аналогичный режим работы? Методы устранения «запрещённого
состояния» в остальных типах триггеров?
6. Что такое «прозрачный триггер». Перечислите основные свойства статических,
динамических триггеров и триггеров, выполненных по структуре MS.
7. Как устроен и работает универсальный JK триггер? Каковы особенности
выполнения данного устройства по сравнению с триггерами других типов?
8. Приведите примеры обозначения выпускаемых промышленностью ИМС
триггеров RS и JK типа.
Содержание отчета:
1. Название и цель работы.
2. Функциональные схемы исследуемых триггеров.
3. Таблицы с результатами исследования триггеров.
4. Временные диаграммы работы триггеров.
5. Вывод.
48
Лабораторная работа №6
Тема: «Исследование триггеров Д -, Т - типа»
Учебная цель: получить практический навык исследования триггеров D -,
Т-типа. Научиться строить временные диаграммы их работы.
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
Краткая теория
1 Триггеры D – типа
D-триггеры имеют один информационный вход D-вход для установки в нулевое или единичное состояние и вход С для подачи синхроимпульсов.
Функциональная особенность триггеров этого типа состоит в том, что сигнал
с входа D записывается в триггер и передаётся на выход Q при поступлении на
вход синхронизации активного уровня сигнала. Другими словами D - триггер задерживает на один такт информацию, существовавшую на входе D. Для устойчивой работы схемы необходимо, чтобы информация на входе D не изменялась
во время действия импульса синхронизации.
Обозначение входа D- это первая буква английского слова delay - затяжка,
задержка. D-триггеры часто так и называют - триггерами задержки. Закон функционирования D-триггера очень прост:
Qn+1 = Dn
На рисунке 6.1, а и б показана логическая структура и условное обозначение
D-триггера со статическим управлением.
Триггер выполнен на элементах И-НЕ. Элементы 3 и 4 образуют ячейку памяти, а 1 и 2 - схему управления.
В паузах между импульсами синхронизации элементы 1 и 2 закрыты и на их
выходах существуют сигналы высокого уровня, что служит нейтральной комбинацией для основной ячейки памяти. Так как хранение информации Dтриггерами обеспечивается за счет цепей синхронизации, поэтому все реальные
D-триггеры - тактируемые.
49
а)
б)
Рисунок 6.1 - Триггер D- типа
При поступлении импульса синхронизации данные с входа D записываются в триггер и передаются на выход Q. Принцип работы триггера поясняет сокращённая таблица 6.1 и временные диаграммы, приведённые на рисунке 6.2.
Таблица 6.1 - Функционирование D - триггера
Такт n
Режим работы
С
Dn
Qn+1
1
0
0
Запись 0
1
1
1
Запись 1
0
Х
Qn
Хранение информации
Примечание: Х - любое состояние (0 или 1).
Рисунок 6.2 – Временная диаграмма триггера
50
Управление по входу синхронизации входу может быть также динамическим.
D-триггер можно получить преобразованием синхронного RS- или JKтриггера, если на их информационные входы одновременно подавать взаимно
инверсные сигналы. Однако выгоднее применять специализированные ИМС т.к.
в каждом корпусе располагаются 2, 4, 6 или 8 триггеров.
Способы преобразования RS - и JK – триггеров в D – триггеры представлены
на рисунке 6.3, а и б.
Рисунок 6.3 - Способы преобразования RS и JK триггеров в D – триггеры
Микросхемы D триггеров имеют маркировку ТМ. В лабораторной работе
исследуется интегральная микросхема К155ТМ2.
2 Микросхема К155TM2
В одном корпусе микросхемы находится два одинаковых триггера, связанных только общим питанием (рисунок 6.4).
Рисунок 6.4 – Внешний вид и условное графическое обозначение К155TM2
Логическая структура одного такого триггера приведена на рисунке 6.5.
От схемы D-триггера со статическим управлением на рисунке 6.1 она отличается тем, что вместо одного логического элемента 1 или 2 здесь применены биста51
бильные ячейки 1-2 и 3-4. Эти триггеры - с прямым управлением: запись информации происходит по фронту перехода тактового импульса от 0 к 1.
Кроме того, есть дополнительные входы Ra и Sa для асинхронной установки
триггера в нулевое и единичное состояния.
Рисунок 6.5 – Логическая структура триггера микросхемы К155ТМ2
Чтобы не загромождать схему, цепи асинхронного управления показаны
штриховыми линиями.
Закон функционирования триггера с учетом асинхронного режима приведен
в таблице 6.2.
Таблица 6.2 - Таблица состояний триггера К155ТМ2
Такт n
Такт n+1
Dn
Qn+1
1
0
0
1
1
1
Sa
Ra
1
1
C
Режим
Синхронный
52
X
Qn
1
X
Qn
1
0
X
Qn
0
1
X
X
0
1
0
X
X
1
0
0
X
X
Q=Q=1
1
1
1
1
1
Хранение
Асинхронный
Режим запрета
3 Счётный Т – триггер
Триггер Т-типа, или счетный триггер, имеет один информационный T-вход
(от англ. Toggle-чека коленчатый рычаг) на который поступают счётные импульсы. Каждый счётный импульс изменяет состояние триггера на противоположное.
По способу ввода входной информации Т-триггеры могут быть асинхронными и синхронными со статическим или динамическим управлением.
Условное обозначение асинхронного триггера с динамическим управление
по срезу и временные диаграммы, поясняющие работу, представлены на рисунке 6.6.
Рисунок 6.6 – Триггер Т -типа
Принцип работы триггера асинхронного триггера с динамическим управление по срезу представлен в таблице 6.3.
Поскольку управление происходит по одному входу, Т-триггеры неопределенных состояний не имеют.
Т – триггер может использоваться в качестве делителя частоты входных
сигналов. Из временной диаграммы работы триггера (рисунок 6.6) видно, что
он является делителем частоты на два . При периодическом входном сигнале вы53
ходная частота уменьшается в два раза fвых =
fвх
2
и скважность выхода всегда
равна двум Q = Т / tимп .= 2 независимо от частоты сигнала на счётном входе.
Таблица 6.3 - Функционирование асинхронного Т – триггера с динамическим
управлением по срезу
Tn
Qn+1
0
Qn
1
Режим работы
Qn
Хранение информации
Qn
̅
Q
Счётный режим
Синхронный Т-триггер отличается наличием на входе Т конъюнктора,
один из входов которого выполняет роль счётного входа T, а второй является
входом синхронизации.
Синхронный Т-триггер представлен на рисунке 6.7.
Рисунок 6.7 – Синхронный триггер Т -типа
В интегральном исполнении в виде самостоятельных изделий Т-триггеры не
производятся. Т – триггеры получают из RS-, D-, JK- триггеров путем определенных соединений выводов.
На рисунке 6.8 показаны способы получения асинхронных Т-триггеров из
триггеров RS-, D-, JK – типа.
54
Рисунок 6.8 – Способы получения асинхронных Т-триггеров
На рисунке 6.9 представлено преобразование JK-триггера в синхронный
счётный триггер.
Рисунок 6.9 – Преобразование JK-триггера в синхронный счётный триггер
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Сменная плата №2.
3. Соединительные перемычки
4. Технологические карты II-4, II-7.
Порядок выполнения работы:
1.
Установить на стенд плату №2.
2. Установить карту II-4. Ознакомиться с принципом работы D-триггера, выполненного на ИМС К155ТМ2. Из справочника в отчет занести основные характеристики, цоколевку микросхемы.
3. Зарисовать схему, приведенную на карте II-4.Исследовать работу D-триггера,
заполнить таблицу 6.4.
Подача сигнала на информационный вход D осуществляется тумблером
SA1. Подача сигнала на тактовый вход С производиться кнопкой SB1. Индикация
55
выходной информации осуществляется светодиодами HL2 (прямой выход) и HL1
(инверсный выход).
Провести эксперимент, выяснить, как осуществляется запись информации в
D-триггер - по фронту или по срезу тактового импульса С.
Таблица 6.4 –Результаты исследования триггера D - типа
D
C
̅
Q
Q
4. В отчете представить временные диаграммы работы триггера.
4.
Установить карту II-7. Ознакомиться с принципом работы Т-триггера (счетного триггера). Начертить в отчете схему, приведенную на карте II-7.
5.
Соединить специальной перемычкой выводы У1 и Х2 на плате.
6. Исследовать работу Т-триггера, заполнить таблицу 6.5.
Подача входных сигналов производится нажатием кнопки SB1. Индикация
выходного сигнала осуществляется светодиодом HL1. Определить фронтом или
срезом входного сигнала перебрасывается триггер.
Таблица 6.5 - Результаты исследования Т - триггера
T
Q
̅
Q
7. Построить временные диаграммы, иллюстрирующие работу триггера.
8. Сделать выводы.
9. Ответить на контрольные вопросы.
56
Контрольные вопросы:
1. Объяснить назначение D-, С-, Т- входов триггеров.
2. Почему D-триггер задерживает выходную информацию на один такт?
3. Пользуясь таблицей рассмотреть режимы работы ИМС К155ТМ2.
4. Как можно получить триггер Т-типа?
5. Область применения триггеров D- и Т- типа.
Содержание отчета:
1. Название и цель работы.
2. Функциональные схемы исследуемых триггеров.
3. Основные характеристики и цоколевка микросхемы К155ТМ2.
4. Таблицы с результатами исследования триггеров
5. Временные диаграммы работы триггеров.
6. Вывод.
57
Лабораторная работа № 7
Тема: «Исследование регистров»
Учебная цель: изучить разновидности регистров, их устройство, принцип
действия. Исследовать работу последовательного, параллельного и универсального регистров.
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Регистры предназначены для записи, хранения, передачи и преобразования информации. В зависимости от записи информации (кода числа), регистры
делятся на параллельные, последовательные (сдвиговые) и параллельнопоследовательные.
1 Параллельные регистры
В параллельных регистрах запись двоичного числа (слова) осуществляется
параллельным кодом, т.е. во все разряды одновременно. Их функция сводится
только к приему, хранению и передачи информации, поэтому такие регистры часто называют регистрами памяти. Параллельный N-разрядный регистр состоит
из N-триггеров, каждый из которых хранит один разряд двоичного числа.
Схема параллельного трехразрядного регистра, выполненного на D - триггерах приведена на рисунке 7.1.
В начале работы все триггеры устанавливаются в состояние «0»
подачей импульса по входу «Сборс»(R).
Конъюнктуры DD1.1- D1.3 пропускают двоичную информацию на входы
D триггеров только при наличии 1 на входе «Ввод данных».
Запись числа в триггеры происходит по фронту импульса синхронизации (С).
По окончании операции записи информация, записанная в регистр, сохраняется, не смотря на то, что входная информация может изменяться.
58
Для считывания информации подают импульс по входу «Вывод данных». На выходные шины регистра передаётся код числа, записанный в регистр. При этом число, записанное в регистр, сохраняется.
Рисунок 7.1 – Регистр параллельного действия
2 Последовательные регистры (регистры сдвига)
Регистры сдвига помимо операции хранения осуществляют преобразование последовательного двоичного кода в параллельный, выполняют арифметические операции, служат в качестве элементов временной задержки.
Рассмотрим схему трёхразрядного - последовательного регистра и временные диаграммы, иллюстрирующие его работу на рисунке 7.2. а), б). Записываемое число поступает по одному входу X в виде последовательного кода, т.е.
значения разрядов передаются последовательно, подобно тому, как мы прочитываем много разрядное число, например: «тысяча двести сорок один» - 1241.
Последовательный регистр также выполнен на синхронных D - триггерах.
При поступлении первого импульса С в момент его фронта в каждом триггере записывается значение логического сигнала на его входе: Q(n+1)1 =X (его
59
значение равно 1), Q(n+1)2 =Qn1 (его значение в момент прихода первого импульса
С равнялось нулю), ), Q(n+1)3 =Qn2 (в тот же момент времени Qn2 =0). Эта информация хранится до поступления второго импульса С, когда процесс записи сигнала на входе осуществляется в каждом триггере: Q(n+1)1=X=0, Q(n+1)2=Qn1=1,
Q(n+1)3=Qn2=0.
Третий импульс С производит запись значений сигналов на входе триггеров в момент поступления импульса: Q(n+1)1=X=1, Q(n+1)2=Qn1=0, Q(n+1)3=Qn2=1.
б)
Рисунок 7.2 – Регистр последовательного действия
Рассмотрим временные диаграммы (рисунок 7.2. б).
Легко заметить следующее:
1. Поступившее на вход X регистра число 101 после третьего импульса С оказывается записанным в разрядах триггера: Q3=1, Q2=0, Q1=1 (перечисляем от
старшего разряда к младшему). В общем виде: n-разрядный регистр запоминает
n-разрядное число на n тактовых импульсов;
2. Поступивший на вход X последовательный код преобразуется в регистре в
параллельный код: число может быть считано с выходов триггеров: Q3, Q2, Q1;
3. С поступлением каждого тактового импульса С записанная информация
сдвигается в регистре (движение от входа к выходу), поэтому последовательный регистр называют сдвигающим регистром. Сдвиг информации на один
разряд равнозначен умножению кода на 2. Например, записано число 101 2 (в
60
десятичном коде 5),сдвигаем его на один разряд влево и получаем 1010 2(в десятичном коде 10);
4. Информация, записанная в последовательном регистре, может быть считана
с выхода его старшего разряда в виде последовательного кода: если после записи в регистр числа вновь подать тактовые импульсы, число поразрядно будет
прочитываться на выходе старшего разряда и оттуда может быть передано к
другим считывающим цепям.
Таким образом, последовательный регистр осуществляет не только запись
и хранение информации, но и преобразование формы её представления. Способность регистра к сдвигу сигналов широко используется в устройствах
управления.
3 Параллельно - последовательные и реверсивные регистры
В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они позволяют осуществлять запись информации, как в последовательном, так и в параллельном коде, в
связи, с чем могут быть использованы для преобразования кодов из последовательного в параллельный и обратно.
В качестве примера рассмотрим схему регистра преобразователя на JK триггерах (рисунок 7.3.). В его состав входят JK - триггеры, включённые по
схеме Т - триггера, входные и выходные конъюнкторы, выполняющие задачу
ввода и вывода информации.
Ввод числа в последовательном коде производится через конъюнктор D6 ,
при наличии разрешающего импульса РИЗ, а вывод - в последовательном коде
через конъюнктор D10 при поступлении импульса РИ4. Сдвиг числовой информации вправо производится импульсами по входу С.
Преобразования последовательного кода числа в параллельный состоит
из следующих операций: ввода числа в последовательном коде при подачи n-1
тактовых импульсов, хранения, сброса регистров в «0» и одновременного вывода числа через выходные конъюнкторы D3- D5. Преобразование параллельного кода числа в последовательный заключается в операциях ввода числа через конъюнкторы D7-D9, хранения, вывода с помощью n тактовых импульсов
в последовательном коде через конъюнктор D10.
61
Рисунок 7.3 – Регистр параллельно-последовательного действия
4 Реверсивные (универсальные) регистры
Реверсивные (универсальные) регистры предназначены для осуществления сдвига кода числа в сторону как старшего, так и младшего разрядов.
Регистр содержит связи последовательной передачи информации в направлении от младших разрядов к старшим, а так же от старших разрядов к младшим. Прямой или обратный сдвиг информации осуществляют управляющим
сигналом, вводящим в действие либо прямую, либо обратную связи между
разрядами.
Рассмотрим регистр сдвига, выполненный в интегральном исполнении
из серии ТТЛ.
Микросхема К155ИР1
Микросхема К155ИР1 представляет собой четырёхразрядный регистр
62
сдвига с последовательным или параллельным вводом информации и параллельным выводом её. Микросхема может быть использована в качестве буферной памяти, элемента задержки на несколько тактов, преобразователя последовательных кодов в параллельные и наоборот, делителя частоты, кольцевого распределителя импульсов, элемента арифметических устройств и т.п.
Регистр может выполнять следующие операции: ввод информации параллельным кодом; сдвиг информации вправо; ввод информации последовательным
кодом; ввод последовательным кодом со сдвигом влево; хранение.
Условное изображение регистра К155ИР1 показано на рисунке 7.4.
Рисунок 7.4
Регистр имеет два тактовых входа С1 и С2, управляющий вход выбора
режима V2, пять информационных входов (V1 для ввода информации в последовательном коде и четыре входа D1-D4 для записи информации в параллельном
коде), а так же четыре выхода Q1 -Q4 с каждого разряда регистра. Наличие двух
тактирующих входов допускает синхронизацию от различных генераторов при
работе в режиме "сдвиг вправо" и "параллельный ввод". Если в обоих режимах
синхронизация осуществляется от общего источника, тактовые импульсы можно
подавать на оба тактовых входа С1 и С2 одновременно. На информационных
63
входах триггеров сигналы должны обновляться до прихода фронта тактового
импульса. Триггеры, образующие регистр, - двухступенчатые, срабатывание их
происходит по перепаду 1,0 входных импульсов, поступающих на один из тактовых входов С1 или С2. Рабочий режим регистра определяется уровнем сигнала
на входе V2.
Ввод информации последовательным кодом, а также сдвиг её вправо производится при V2=0. Входная информация подаётся на вход V1, а тактовые импульсы на вход С1. Сдвиг вправо на один разряд происходит при каждом перепаде 1,0 тактовых импульсов. Информация в последовательном коде преобразуется в параллельный и после четырёх тактовых импульсов может быть считана с
выходов Q1 -Q4.
Ввод информации параллельным кодом осуществляется при V2=1. Разрешающим входом служит С2. Запись в триггеры регистра информации с входов Dl D4 происходит по перепаду 1,0 разрешающего импульса. Входы VI и С1 при
этом блокированы, и их состояние не играет роли. В этом же режимы на входах
V2 и С2 производится преобразование последовательного кода в параллельный
со сдвигом влево. В этом случае поток информации имеет обратное направление: от четвёртого направления к третьему, от третьего ко второму и т.д., для чего необходимо произвести внешние соединения выходов Q4, Q3, Q2 с входами
D3, D2, D1 соответственно. Информация в последовательном коде вводится в
регистр через вход D4. Сдвиг влево происходит при каждом перепаде 1,0 тактовых импульсов, подаваемых на вход С2.
Состояние входов и выходов регистра К155ИР1 при работе приведены в таблице 7.1.
Во избежание сбоев смена состояний входа V2 должна происходить только
при С1=С2=0. Однако изменение V2 от 1 до 0, когда С2=0, и от 0 к 1, когда
С1=0, не вызовут изменений на выходах регистра.
Последовательным соединением n микросхем можно получить 4празрядный регистр с преобразованием параллельного кода в последовательный и наоборот.
64
Таблица 7.1. Состояние микросхемы К155ИР1
Состояние входов
V1
C1
X
1
0
Режимы
C2
X
Запись параллельным кодом, сдвиг влево
Запись параллельным кодом, сдвиг вправо
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Сменные платы №2 и №3.
3. Технологические карты II-5, II-6, III-1, III-2.
4. Соединительные перемычки.
Порядок выполнения работы:
1. Изучить разновидности, устройство, принцип работы регистров.
2. Установить плату №2. Соединить перемычками выводы XI и Х2 на плате.
3. Установить карту II-5. Ознакомиться с принципом действия двухразрядного параллельного регистра, выполненного на D-триггерах.
4. Начертить в отчете функциональную схему регистра, приведенную на карте
II-5.
5. Исследовать работу регистра, заполнить таблицу 7.2. Информация на вход
регистра подаётся тумблерами SA1 (младший разряд) и SA3 (старший разряд).
Запись информации происходит только после подачи сигнала на тактовые входы триггеров (кнопка SB). Индикация выходной информации осуществляется
светодиодами HL1 (старший разряд) и HL2 (младший разряд).
6. Построить временную диаграмму работы двухразрядного регистра параллельного действия.
7. Установить карту II-6. Соединить перемычками выводы X1 и Х2 на плате.
8. В отчёте зарисовать схему последовательного двухразрядного регистра, выполненного D-триггерах, приведённую на карте II-6.
9. Составить последовательность операций для ввода в регистр чисел от 0 до 3.
10. Исследовать принцип действия регистра. Подача информации на вход
65
выполняется тумблером SA1. Сдвиг информации происходит после подачи
сигнала на тактовый вход (кнопкой SB1). Построить временную диаграмму.
Таблица 7.2 – Результаты исследования двухразрядного параллельного регистра
Число в
Число в
Входная информация
Выходная информация
№
десятичной двоичной
п/п
системе
системе
№
счисления счисления SA4 SA3 SA2 SA1 HL5 HL6 HL7 HL8
1
2
3
4
5
9. Установить плату №3.
11. Установить карту III-2.
12. В отчёте начертить функциональную схему параллельного четырёхразрядного регистра и ознакомится с принципом его работы.
Таблица 7.3 – Результаты исследования четырехразрядного параллельного регистра
№
п/п
Число в
десятичной
системе
Число в
двоичной
системе
Входная информация
SA3
SA1
Выходная информация
HL1
HL2
1
2
3
4
5
6
66
13. Произвести исследование работы регистра, заполнить таблицу 7.3.
Тумблер SA5 устанавливается в положение «1». Информация на вход подаётся тумблерами SA1- SA4, а её индикация осуществляется светодиодами HL1
- HL4.
Информация на выход регистра поступает после подачи сигнала на тактовый вход (кнопка SB1), а её индикация осуществляется светодиодами HL5 - HL8.
14. Ответить на контрольные вопросы.
15. Сделать выводы о выполненной работе.
Контрольные вопросы:
1. Дайте определение и назовите основные параметры и классификационные
признаки регистров.
2. Чем отличается регистр от триггера, и какие типы регистров вам известны?
3. Чем отличаются параллельные и последовательные регистры по внутренней
структуре и принципу работы?
4. Дайте определение регистру сдвига. На примере ИМС К155ИР1 расскажите об
основных режимах работы данного устройства.
5. С какой целью производят преобразования чисел из последовательной формы
в параллельную и наоборот.
Содержание отчета:
1. Название и цель работы.
2. Функциональные схемы исследования регистров.
3. Таблица с результатами исследования регистров.
4. Временные диаграммы работы регистров.
5. Вывод.
67
Лабораторная работа № 8
Тема: «Исследование суммирующего и вычитающего счетчиков»
Цель работы: научится исследовать суммирующие и вычитающие счётчики импульсов и строить временные диаграммы их работы
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Счётчиком называют функциональный узел, который осуществляет счёт
поступивших на его вход импульсов, формирует результат счёта в заданном коде, при необходимости хранит его, а также производит деление частоты входного сигнала.
Простейшим счётчиком, считающим до двух, является триггер. Счётчики
делятся на простые и реверсивные. Простые счётчики бывают суммирующие –
их показания увеличиваются на 1 с приходом каждого следующего импульса, и
вычитающие – их показания уменьшаются на 1. Реверсивные счётчики могут работать как суммирующие и как вычитающие.
Каждый счётчик характеризуется коэффициентом счёта Ксч, т.е. общим
числом возможных состояний счётчика. По коэффициенту счёта счётчики делятся на: двоичные (бинарные), у которых Ксч = 2n , где n – количество триггеров;
двоично-десятичные (декадные), Ксч = 10n; с переменным коэффициентом счёта
Ксч  2n.
По способу организации внутренних связей счётчики бывают с последовательным переносом и с параллельным переносом (кольцевые, Джонсона).
1 Суммирующий счётчик
Счётчики с последовательным переносом строят на основе Т-триггеров с
двухступенчатой структурой. Рассмотрим простейший счётчик, состоящий из
цепочки 4-х триггеров (рисунок 8.1).
68
Рисунок 8.1 - Суммирующий счетчик
В такой цепочке каждый триггер называют разрядом счётчика.
Функционирование счётчика отражает временная диаграмма (рисунок 8.2).
Рисунок 8.2 - Временная диаграмма работы суммирующего счётчика
В качестве исходного состояния принято состояние с нулевым уровнем на
выходах всех триггеров: Q0 = Q1 = Q2 = Q3 = 0.
Срезом первого входного импульса Т переключается триггер младшего
разряда DD1.1 c «0» на «1», на выходе Q0 =1, Q1 = 0, Q2 = 0, Q3 = 0, т.е. 00012 =
110;
69
Срезом второго импульса Т первый триггер переключится на “0”, а второй
перепишет единицу из первого, на выходе Q0 = 0, Q1 = 1, Q2 = 0, Q3 = 0, т.е. 00102
= 210.
По четвёртому импульсу на выходе Q0 = 0, Q1 = 0, Q2 = 1, Q3 = 0, т.е. 01002 =
410. По восьмому импульсу на выходе Q0 = 0, Q1 = 0, Q2 = 0, Q3 = 1, т.е. 10002 = 810,
и т.д. По пятнадцатому импульсу на выходе Q0 = Q1 = Q2 = Q3 = 1, т.е. 11112 =
1510; по срезу 16-го импульса на счётчике Q0 = Q1 = Q2 = Q3 = 0, т.е. счётчик автоматически сбрасывается. При дальнейшем поступлении импульсов начинается
новый цикл счёта.
Из схемы счётчика (рисунок 8.1) и временных диаграмм (рисунок 8.2)
можно сделать выводы:
1. Данный счётчик осуществляет счёт импульсов от 0 до 15, т.е. Ксч = 24 = 16,
т.к. в данном счётчике 4 разряда (триггера);
2. Максимальное число N которое может быть записано в счётчике N = 2n -1 =
24 - 1 = = 15;
3. Состояние разрядов (триггеров) представляет собой запись числа поступивших импульсов в двоичном коде (т.е. 0 или 1);
4. Состояния триггера отвечают в двоичном коде порядковому номеру воздействующего импульса, например, после 11 входящего импульса на выходе Q0 =
1, Q1 = 1, Q2 = 0, Q3 = 1, т.е. 10112 = 1110. Записанное в счётчик число можно
определить как:
M = 1·23 + 0·22 + 1·21 + 1·20 = 8+0+2+1=11.
5. Результат счёта снимается в виде двоичного кода с выходов всех разрядов
одновременно.
6. Каждый входной импульс увеличивает число, записанное в счетчик на 1. Такой счётчик называют суммирующим.
7. По срезу 16 импульса счётчик автоматически сбрасывается и начинается новый цикл счёта.
8. Частота повторения выходного сигнала в n разряде в 2n раза меньше частоты
повторения входных импульсов Т, т.е.
f в ых 
fвх
fвх

2 n К сч
70
9. У счётчиков, работающих в режиме деления, используется выходной сигнал
только последнего триггера.
Достоинства: простота схемы.
Недостатки:
1. Низкое быстродействие, т.к. триггеры в счётчике срабатывают последовательно один за другим.
2.
Изменение состояния счётчика происходит с задержкой, вызванной переходными процессами на n-p – переходах транзисторов. Задержка нарастает с
числом разрядов. У четырёхразрядных счётчиков задержка на четвёртом разряде
в 4 раза больше задержки первого разряда.
Из-за такого накопления временных сдвигов в разрядах на выходах таких
счётчиков могут появиться кратковременные ложные импульсы. Поэтому, несмотря на простоту, их применение ограничено цифровыми устройствами с небольшим числом разрядов.
2 Вычитающий счётчик
В вычитающем счётчике двоичное число, хранящееся в счётчике, с каждым поступающим импульсом уменьшается на «1».
Для обратного счёта используются соединения по инверсным выходам
триггеров DD, поэтому переключение триггера i-разряда будет происходить при
срезе (т.е. при фронте).
Схема трёхразрядного вычитающего счётчика с последовательным переносом дана на рисунке 8.3.
Рисунок 8.3 - Вычитающий счётчик
71
В начале работы подачей сигналов на установочные входы S установлено
состояние исходное состояние – число 1112 (см. рисунок 8.4).
Перенос из младшего разряда в старший происходит при смене состояния
младшего разряда с 0 на 1.
Переполнение счётчика происходит после седьмого импульса при достижении нулевого состояния. При фронте восьмого импульса счётчик возвращается в исходное состояние «1».
Отдельно вычитающие счётчики используются редко. Операция вычитания организуется вместе со сложением в реверсивных счётчиках.
Рисунок 8.4 - Временные диаграммы работы вычитающего счётчика
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Сменная плата №5.
3. Технологические карты V-2.
Порядок выполнения работы:
1. Изучить разновидности счётчиков и принцип их работы.
72
2. Зарисовать в отчёте схему счётчика, приведённую на карте V-2.
3. Установить на стенде плату №5.
4. Установить карту V-2.
5. Для организации суммирующего счётчика тумблер SA5 установить в положение «1».
6. Исследовать работу суммирующего счётчика подачей на счётный вход Т импульсов с помощью кнопки SB1. Индикация выходной информации осуществляется светодиодами HL1-HL4. Заполнить таблицу 8.2.
Таблица 8.2 – Результаты исследования счетчиков
Число
входных
импульсов
1
SA5=1
HL1
HL2
HL3
SA5=0
HL4
HL1
HL2
HL3
HL4
2
.
.
16
7. Построить временные диаграммы работы суммирующего счётчика.
8. Тумблер SA5 перевести в положение «0».
9. Ознакомиться с работой четырёхразрядного вычитающего счётчика импульсов. Подача входных импульсов осуществляется подачей на счётный вход Т
импульсов с помощью кнопки SB1. Индикация выходной информации осуществляется светодиодами HL1-HL4. Заполнить таблицу 8.2.
10. Построить временные диаграммы работы вычитающего счётчика.
11.Сделать выводы о выполненной работе.
12.Ответить на контрольные вопросы.
Контрольные вопросы:
1. Какое назначение имеют счетчики импульсов?
2. По каким признакам классифицируют счетчики?
73
3. Назовите основные параметры счетчиков?
4. Составьте функциональную схему четырехразрядного асинхронного суммирующего счетчика с последовательным переносом на D – триггерах. Объясните принцип его работы.
5. Какое отличие во внутренней структуре имеют суммирующие и вычитающие
счетчики?
6. Составьте функциональную схему трехразрядного вычитающего счетчика с
последовательным переносом на JK – триггерах. Объясните принцип его работы.
Содержание отчета:
1. Название и цель работы.
2. Функциональные схемы исследования суммирующего и вычитающего счетчика.
3. Таблица с результатами исследования суммирующего и вычитающего счетчика.
4. Временные диаграммы работы суммирующего и вычитающего счетчика.
5. Вывод о выполненной работе.
74
Лабораторная работа № 9
Тема: «Исследование счетчика с переменным коэффициентом счета»
Цель работы: научится исследовать счетчик с переменным коэффициентом счета, строить временные диаграммы входных и выходных импульсов для
счетчика с заданными преподавателем связями и определить его коэффициент
счета Ксч (деления).
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Для построения счетчика с модулем Ксч = 2n используется устройство из n
триггеров, для которых выполняется условие 2n > Ксч. Такой счетчик может
иметь лишние устойчивые состояния (2n – Ксч). Исключить их можно вводом обратной связи, по цепям которых счетчик, досчитав до числа Ксч сбрасывается.
Работу счетчика делителя рассмотрим на примере схемы с Ксч=13 (рисунок
9.1).
Счетчик должен иметь 13 устойчивых состояний N = 0, 1, 2, 3…11, 12. В
том такте, в котором он должен был бы перейти в тринадцатое устойчивое состояние (N = 13), его необходимо сбросить. Для этого в схему вводят обратную
связь, выполненную на логическом элементе И-НЕ (DD5)(т.к. вход сброса R инверснный.
Коэффициенту счета Ксч = 13 = 8 + 4 + 1 = 1 * 23 + 1 * 22 + 0 * 21 +1 * 20 соответствуют состоянию выходов Q4 = Q3 = Q2 = 1. Данные выходы соединяются
с входами логического элемента DD5. Только с приходом 13 импульса на входе
DD5 будет лог. “0”, который сбросит все триггеры.
За один цикл счета DD5 сработает только один раз и вернет схему в нулевое положение (штриховыми линиями показаны эпюры выходных напряжений
триггеров, если бы не было элемента DD5).
Для выполнения такого счётчика нужны 4 триггера (т.к. 23 < 13 < 24).
75
а)
На диаграмме в самом начале 13го состояния на выходе Q0 появляется “1”
так называемая «просечка», вырабатывающая сигнал сброса всех триггеров.
Рисунок 9.1. Счетчик Ксч = 13 (вариант ТТЛ):
а) – принципиальная схема; б) – временная диаграмма.
Оборудование:
1. Лабораторный стенд ОАВТ
2. Сменная плата №5
3. Карта V-1
4. Соединительные перемычки
Порядок выполнения работы:
1. Изучить принцип построения счетчиков с переменным коэффициентом счета.
2. Зарисовать в отчете функциональную схему исследуемого счетчика, приведенного на карте V-1, с учетом связей в соответствии с вариантом таблицы
9.1.
Таблица 9.1 – Варианты заданий для исследования счетчика
76
3. Установить плату №5.
4. Установить карту V-1.
5. Установить переключатель SA5 в положение “1” (прямой счет).
6. Установить перемычки в соответствии с вариантом таблицы 10.1.
Нажатием кнопки SB1 подавать счетные импульсы на вход суммирования счетчика. Заполнить таблицу 9.2. Определить коэффициент пересчета.
Таблица 9.2 – Результаты исследования счетчика
Номер входQ4
Q3
ного импульса
(Y4)
(Y3)
1
2
.
.
.
n
Q2
(Y2)
Q1
(Y1)
7. Построить временную диаграмму входных и выходных импульсов исследуемого счетчика.
8. Ответить на контрольные вопросы.
9. Сделать вывод.
Контрольные вопросы:
1. Как организовать работу счётчика в качестве делителя частоты?
2. Какую функцию выполняет элемент «И-НЕ» в схеме счетчика, представленного на рисунке 9.1?
3. Построить на D- триггерах суммирующий счетчик с Ксч = 10.
4. Построить на JK- триггерах вычитающий счетчик с Ксч = 10.
Содержание отчета:
1. Название и цель работы.
77
2. Функциональная схема исследования счетчика (показать цепи принудительного сброса в соответствии с заданным вариантом).
3. Таблица с результатами исследования счетчика.
4. Временная диаграмма работы счетчика-делителя.
5. Вывод о выполненной работе.
78
Лабораторная работа № 10
Тема: «Исследование реверсивного счетчика»
Учебная цель: получить практический навык исследования реверсивногосчётчика, выполненного на ИМС К155ИЕ7 и программирования его для работы в
качестве делителя частоты
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
В лабораторной работе исследуется реверсивный счетчик, выполненный
на микросхеме К155ИЕ7. Это четырёхразрядный быстродействующий реверсивный счётчик-делитель с параллельным переносом между разрядами. Условное изображение счётчика приведено на рисунке 10.1.
Рисунок 10.1 - Условное обозначение счётчика К155ИЕ7
Входы +1 и -1 – счётные. Последовательность входных импульсов подаётся на один из этих входов в зависимости от того, в каком направлении (прямом
или обратном) требуется вести счёт. Входы D1, D2, D4, D8 предназначены для
ввода в счётчик исходного числа, с которым суммируются счётные импульсы (в
режиме сложения) либо из которого они вычитаются (режим вычитания). Ввод
79
данных происходит с момента появления импульса записи низкого уровня на
входе С.
Вход R (cброс) служит для установки нуля на всех выходах. Этот выход
обладает приоритетом над остальными.
Выводы Q1, Q2, Q4, Q8 — прямые выходы разрядов счетчиков. Два других
выхода переноса (вывод 12) и займа (вывод 13) используются при каскадировании микросхем, при работе в качестве делителя, а также при циклической записи
в счетчик информации со входов D1, D2, D4, D8.
Таблица 10.1 характеризует поведение счетчика в разных режимах.
Таблица 10.1 – Таблица истинности счетчика
В режиме суммирования сигнал переноса возникает на выходе  15 во время перехода из состояния 11112 = 1510 в состояние 0000, а в режиме вычитания
сигнал займа возникает на выходе  0 при изменении состояния 0000 на 11112.
Сигнал переноса (займа) формируется срезом соответствующего счетного импульса и длится, пока на соответствующем входе существует уровень U0, т.е. состояние выхода переноса (займа) повторяет состояние входа (с задержкой сигналов во внутренних элементах). Импульсы переноса (займа) можно использовать
для циклической записи в счетчик информации со входов D1, D2, D4, D8. Для
этого достаточно соединить вход С с соответствующим выходом:  15 при прямом счёте или 0 при обратном.
Если счетчики используются в качестве делителей частоты, то при соединении входа С с выходом переноса  15 коэффициент деления будет 16- N, где N
— десятичный эквивалент двоичного кода на входах D1, D2, D4, D8. Максимальный модуль счета Ксч=16 обеспечивается без указанной обратной связи.
При прямом счете на входе обратного счета должно быть напряжение высокого уровня, а при обратном счете высокое напряжение должно быть на входе
80
прямого счета. В случае работы с инвертированием во избежание сбоев перед
каждым переключением счет следует прервать путем установки на входах +1 и 1 уровня U1.
На рисунке 10.2 представлены временные диаграммы работы счетчика
К155ИЕ7.
Рисунок 10.2 - Временные диаграммы К155ИЕ7
Эпюры построены для случая, когда на входы D1, D2, D4, D8 подан код
11012=1310. Последовательность управляющих входных импульсов соответствует последовательности рабочих режимов (таблица 10.1). После записи в разряды
счетчика информации со входов D1, D2, D4, D8 и начала поступления импульсов
на вход +1 выходы счетчика Q1, Q2, Q4, Q8 проходят состояния (в десятичном
коде) 13, 14, 15, 0, 1, 2, ... , поскольку повторного ввода в счетчик сигналов со
входов не было. Если теперь перенести последовательность входных импульсов
с входа +1 на вход -1, выходы будут принимать состояния 2, 1, 0, 15, 14,... . Сигнал на выходе  15 появится после пятнадцатого импульса на входе +1, а на выходе  0 — после импульса 0 на входе -1.
Для получения большей разрядности счетчики можно включать последо81
вательно, используя выходы переноса и займа.
Оборудование;
1. Лабораторный стенд ОАВТ.
2. Сменная плата №5.
3. Технологическая карта V-3.
Порядок выполнения работы:
1. Зарисовать в отчёте функциональную схему исследования реверсивного счётчика.
2. Из справочника занести в отчет основные характеристики и цоколевку микросхемы К155ИЕ7.
2. Установить на стенде сменную плату №5.
3. Установить на лабораторном стенде карту V-3.
4. Пронаблюдать работу реверсивного счётчика в нормальном режиме.
При прямом счёте (SA5=1) счётные импульсы подавать кнопкой SB1 на
вход “+1”. Информация, записанная в счётчик, индицируется в двоичном (HL2HL5) и в шестнадцатеричном (HG1) кодах.
В обратном счёте (SA5=0) счётные импульсы подавать кнопкой SB1 на
вход «-1».
5. Исследовать работу счетчика в качестве делителя частоты в соответствии с
вариантом, представленным в таблице 10.2.
Таблица 10. 2 – Варианты задания исследования счетчика
Вариант
1
2
3
Задание
1. Как организовать работу счётчика в режиме сложения с коэффициентом счёта 13?
2. С каким коэффициентом счёта будет работать счётчик в режиме
вычитания при подаче на входы предустановки числа 6?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме вычитания с коэффициентом счёта 10?
2. С каким коэффициентом счёта будет работать счётчик в режиме
сложения при подаче на входы предустановки числа 5?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме сложения с коэффициентом счёта 11?
82
4
5
6
7
8
2. С каким коэффициентом счёта будет работать счётчик в режиме вычитания при подаче на входы предустановки числа 8?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме вычитания с коэффициентом счёта 7?
2. С каким коэффициентом счёта будет работать счётчик в режиме
сложения при подаче на входы предустановки числа 5?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме сложения с коэффициентом счёта 7?
2. С каким коэффициентом счёта будет работать счётчик в режиме вычитания при подаче на входы предустановки числа 10?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме вычитания с коэффициентом счёта 5?
2. С каким коэффициентом счёта будет работать счётчик в режиме
сложения при подаче на входы предустановки числа 6?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме сложения с коэффициентом счёта 9?
2. С каким коэффициентом счёта будет работать счётчик в режиме вычитания при подаче на входы предустановки числа 5?
3. Для каждого примера построить временные диаграммы.
1. Как организовать работу счётчика в режиме вычитания с коэффициентом счёта 6?
2. С каким коэффициентом счёта будет работать счётчик в режиме
сложения при подаче на входы предустановки числа 7?
3. Для каждого примера построить временные диаграммы.
При исследовании работы счётчика с предустановкой направление счёта
задаётся тумблером SA5.
Предустановка счётчика выполняется переключателями SA4-SA1 в двоичном коде, и кнопкой SB2. В этом режиме с приходом счётного импульса (нажатием кнопки SB1) информация с входов “8-4-2-1” устройства записывается во
внутренние регистры и появляется на выходах “8-4-2-1”. Индикация выходного
кода производится по HG1 и HL2-HL5. Светодиод HL1 индицирует сигнал переноса в старших разрядах во всех режимах.
Подавая импульсы кнопкой SB1 исследовать работу счётчика в прямом и
обратном счёте. Определить коэффициент счёта. Построить временные диаграммы работы счётчика-делителя при прямом и обратном счете.
6. Ответьте устно на контрольные вопросы.
83
7. Сделайте вывод о выполненной работе.
Контрольные вопросы:
1. Назовите основные типы известных вам счётчиков импульсов. Приведите
примеры реализации счётчиков на базе интегральной схемотехники.
2. Каким образом возможно изменение модуля счёта при использовании счётчиков с параллельным и последовательным переносом?
3. Какова внутренняя структура реверсивных счётчиков с параллельным переносом (на примере ИМС К155ИЕ7)?. Каковы режимы работы данных устройств?
4. Какое назначение имеют входы D1, D2 D3, D4 в ИМС?
5. Для какой цели используют сигналы с выхода ≥ 15 исследуемого счетчика?
6. Как на ИМС К155ИЕ7 получить счётчик с Ксч=9 ?
7. Какой коэффициент деления имеет исследуемый счетчик, на входы предустановки которого циклически подается число 01112, а счетные импульсы поступают на вход +1?
Содержание отчёта:
1. Название и цель работы.
2. Функциональная схема исследования реверсивного счетчика.
3. Временная диаграмма работы счетчика-делителя в режиме прямого счета.
4. Временная диаграмма работы счетчика-делителя в режиме обратного счета.
5. Основные параметры и цоколевка микросхемы К155ИЕ7.
6. Вывод о выполненной работе.
84
Лабораторная работа № 11
Тема: «Исследование четырехразрядного параллельного сумматора»
Учебная цель: получить практический навык исследования работы сумматора, выполненного на ИМС К155ИМ3. Научиться выполнять в сумматоре
операции сложения и вычитания над двумя четырехразрядными числами.
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Сумматором называются устройство, выполняющее арифметическое
сложение чисел, представленных сигналами на его входах. Он может при необходимости с помощью некоторых вспомогательных операций (сдвига числа, обращение кода числа) выполнять вычитание, умножение, деление, сравнение чисел.
По способу обработки многоразрядных чисел различают сумматоры последовательного и параллельного действия. По способу организации цепей переноса сумматоры делятся на два вида с последовательным переносом и с параллельным переносом. По характеру действия сумматоры подразделяются на
накопительные (сохраняющие результат вычислений) и комбинационные (не
имеющие элементов памяти). В дальнейшем рассматриваются только комбинационные сумматоры.
1 Полусумматор
Простейшим суммирующим элементом является полусумматор. Он имеет два
входа А и В для двух слагаемых и два выхода: S (сумма) и P (перенос) (рисунок
11.1).
Обозначением полусумматора служат буквы HS (half sum – полусумма).
Работу полусумматора отображает таблица истинности 11.1.
85
Рисунок 11.1 - Полусумматор
Таблица 11.1 - Таблица истинности полусумматора
Входы
А
0
0
1
1
Выходы
В
0
1
0
1
Р
0
0
0
1
S
0
1
1
1
Два одноразрядных числа при сложении в двоичной системе счисления
дают (применительно к суммирующим устройствам) результаты (рисунок 11.2).
Рисунок 11.2 – Процесс сложения двоичных чисел
Логическая структура полусумматора такова, что состояние выхода S
отображает бит суммы, а выхода P – бит переноса. Это следует и из таблицы истинности полусумматора.
Работа полусумматора описывается следующими уравнениями
S=АВ˅АВ, Р=АВ.
Выражение для выхода S, равно как и столбец S таблицы истинности, полностью совпадает с уравнениями и таблицей истинности для логического элемента
86
«исключающее ИЛИ». Это обстоятельство объясняет, в частности, почему операцию «исключающее ИЛИ» иногда называют сложением по модулю 2.
Логическая структура полусумматора в общем и развернутом виде показана
на рисунке 11.3.
а)
б)
Рисунок 11.3 - Логическая структура полусумматора
а) общий вид; б) развёрнутая форма
2 Полный сумматор
Процедуру сложения двух n-разрядных двоичных чисел можно представить следующим образом (рисунок 11.4).
Рисунок 11.4 - Процедура сложения двух n-разрядных двоичных
Сложение цифр А1 и В1 младшего разряда дает бит суммы S1 и бит переноса Р1. В следующем (втором) разряде происходит сложение цифр Р1, А2 и В2,
которое формулирует сумму S2 и перенос Р2. Операция длится, пока не будет
сложена каждая пара цифр во всех разрядах. Результатом сложения будет число
S = Pn Sn…S1, где Pn и Si отображают 1 или 0, полученные в результате пораз87
рядного сложения.
Полусумматор имеет два входа и пригоден, поэтому для использования
только в младшем разряде. Устройство для суммирования двух много разрядных
чисел должно иметь, начиная со второго разряда, три входа: два для слагаемых
А1 и В1 и один для сигнала переноса Рi-1 с предыдущего разряда.
Этот узел – сумматор можно представить как объединение двух полусумматоров (рисунок 11.5).
Рисунок 11.5 – Логическая структура полного сумматора
Первый полусумматор служит для сложения двух чисел, принадлежащих
одному разряду, и обеспечивает выход промежуточной суммы Si и переноса Рi.
Второй полусумматор складывает перенос с предыдущего разряда Pi-1 с промежуточной суммой Si. Функции выходов S и P для этого случая определяются
как:
S=( A B )  Pi-1;
Pi-1=Ai Bi v ( A B )Pi-1
Операция сложения подчиняется переместительному закону, из которого
следует, что входы сумматора можно менять местами без ущерба для результата.
Исходя из таблицы истинности сумматора 2, можно написать следующие
булевы уравнения для сигналов суммы и переноса:
Si=Ai ∙Bi∙Pi-1 ˅ Ai∙Bi∙Pi-1 ˅ Ai∙Bi∙Pi-1˅ Ai∙Bi∙Pi-1
Pi=Ai ∙Bi∙Pi-1 ˅ Ai∙Bi∙Pi-1 ˅ Ai∙Bi∙Pi-1 ˅ Ai∙Bi∙Pi-1
88
В уравнениях и представлены только те члены, для которых Si=1 и Pi=1,
т.е. первый член функции Si относится к первой строке таблицы истинности,
второй член ко второй и т.д. Сходным образом для функции P первый член принадлежит третьей строке, второй член – пятой и так до седьмой.
Уравнения и поддаются минимизации, в результате которой получается
Si=Ai∙Pi ˅ Bi∙Pi ˅ Pi-1Pi˅ Ai∙Bi∙Pi-1
Pi=Bi∙Pi-1 ˅ Ai∙Pi-1 ˅ Ai∙Bi
Легко убедиться, что оба уравнения удовлетворяют таблице истинности 11.2.
Таблица 11.2 - Таблица истинности полного сумматора
Входы
Ai
0
0
0
0
1
1
1
1
Bi
0
0
1
1
0
0
1
1
Выходы
Pi
0
1
0
1
0
1
0
1
Pi-1
0
0
0
1
0
1
1
1
Si
0
1
1
0
1
0
0
1
3 Сумматор последовательного действия
Сумматор последовательного действия состоит из одноразрядного сумматора, выход Pi-1 которого соединен с входом регистра через D-триггер (рисунок
11.7). Изображение на рисунке сдвиговые регистры RG не входят непосредственно в схему сумматора, они служат для подачи на вход сумматора разрядов
слагаемых (регистры 1 и 2) и приема выдаваемых сумматором разрядов суммы
(регистр 3). Операция суммирования во всех разрядных осуществляется с помощью одного и того же одноразрядного сумматора. Такое построение сумматора
возможно за счет того, что поступают в последовательной форме.
С первым тактовым импульсом на входы сумматора поступают из регистров 1 и 2 цифры первого разряда слагаемых ai и bi из D-триггера на вход pi,
подается уровень лог.0.
89
Суммируя поданные на входы цифры, одноразрядный сумматор формирует первый разряд суммы S1, выдаваемый на вход регистра 3, и перенос P2, принимаемый в D-триггер.
Рисунок 11.7 – Сумматор последовательного действия
Второй тактовый импульс осуществляет в регистрах сдвиг на один разряд
вправо; при этом на входы одноразрядного сумматора подаются цифры второго
разряда слагаемых a2, b2 и перенос p2, получается цифра второго разряда суммы
вдвигается в регистр 3, перенос p3 принимается в триггер и т.д.
Достоинство сумматора последовательного действия заключается в малом
объеме оборудования, требуемого для его построения. Однако связанная с этим
необходимо в последовательной обработке разрядов приводит к низкому быстродействию.
4 Сумматор параллельного действия
Сумматор параллельного действия состоит из отдельных разрядов, каждый
из которых содержит одноразрядный сумматор. На рисунке 11.8 представлено
условное графическое обозначение четырёхразрядного сумматора параллельного действия.
90
Рисунок 11.8 - УГО четырехразрядного параллельного сумматора
На рисунке 11.9 представлена логическая структура четырёхразрядного сумматора параллельного действия.
Рисунок 11.9 – Логическая структура
четырехразрядного параллельного сумматора
91
Число одноразрядных сумматоров здесь равно четырём. Выход переноса P
каждого сумматора соединен со входом переноса следующего, более старшего
разряда. На входе переноса сумматора младшего (первого) разряда установлен
потенциал низкого уровня, поскольку сигнал переноса сюда не поступает. Слагаемые A и B складываются во всех разрядах одновременно, а перенос P поступает с окончанием операции сложения в предыдущем разряде.
Быстродействие многоразрядных сумматоров подобного вида ограничено
задержкой переноса, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей системе.
В
5 Вычитатели (субтракторы)
Операция вычитания противоположна операции сложения. Вычитание одного двоичного числа из другого в двоичной системе подобно вычитанию в десятичной системе. На рисунке 11.10 представлен порядок двоичного вычитания.
Рисунок 11.10 – Процесс двоичного вычитания
Последний столбец характеризует вычитание с займом: для вычитания 1 из
0 из соседнего старшего разряда занимается 1. Эта занимается единица равна
двум единицам данного разряда. Заём производится для тех разрядов, где
уменьшаемое больше вычитаемого. Простой пример:
Стрелками здесь показан заём из соседнего разряда.
Для вычитания двух чисел могут быть собраны полувычитатели и вычитатели (полусубтракторы и субтракторы). Полувычитатель по принципу действия
имеет два входа – для уменьшаемого и для вычитаемого и поэтому может быть
92
использован только в высшем разряде многоразрядного вычитателя. Во всех
других разрядах должны быть полные вычитатели, которые имеют третий вход
для приёма сигнала займа.
В виде самостоятельных изделий вычитатели не производятся. В случае
надобности вычитатель (субтрактор) можно спроектировать, подобно тому, как
это делалось для сумматора.
Логическая структура полусубтрактора представлена на рисунке 11.11.
Рисунок 11.11 - Логическая структура полусубтрактора
Принцип работы полусубтрактора представлен в таблице 11.3.
Таблица 11.3 - Таблица истинности полусубтрактора
А
В
Разность
Заем
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
В устройствах дискретной техники операция вычитания обычно заменяется сложением уменьшаемого с вычитаемым, представленным в дополнительном
коде.
А – В = Апр + Вдоп = Апр + (Вобр + 1)
Примеры:
93
Если при выполнении вычитания на выходе переноса Р формируется активный сигнал 1, то результат положительный. Результат в этом случае представлен на выходах S4,S3,S2,S1 в прямом коде.
Если при выполнении вычитания на ходе переноса формируется неактивный сигнал 0, то результат отрицательный. Результат представлен на выходах
S4,S3,S2,S1 в дополнительном коде.
На рисунке 11.12 представлена схема вычитателя.
Рисунок 11.12
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Карта III-3.
3. Плата №3.
94
Порядок выполнения работы:
1. Изучить устройство, принцип работы параллельного четырехразрядного сумматора выполненного на ИМС К155ИМ3.
2. В отчете зарисовать функциональную схему исследования работы сумматора,
приведенную на карте III-3.
3. Установить плату №3 и карту III-3.
4. Произвести суммирование четырехразрядных чисел в соответствии с вариантом, представленным в таблице 11.4.
Таблица 11.4 –Варианты заданий исследования сумматора
Задание
Вариант
1 задание
2 задание
3 задание
4 задание
1
6+8
12+13
7-5
12-15
2
3
4
5
6
7
8
3+9
5+8
9+4
7+8
14+1
10+3
2+6
8+15
6+10
14+7
15+11
9+12
11+14
7+13
9-2
13-6
6-1
12-8
15-3
14-4
11-7
4-13
7-14
8-12
5-11
5-10
3-14
6-10
5. Результаты вычислений представить в таблице 11.5.
Таблица 11.5 - Результаты исследования сумматора
Операнд А
Операнд В
Вид
операции HL2 HL3 HL4 HL5 HL6 HL7 HL8 HL9
Результат вычислений
2-й
10-й
16-й код
(HL1, HG1)
код
код
5. Операцию сложения производить в следующей последовательности:
5.1 Сначала вводится операнд В. Операнд В может быть введен в сумматор D2
через регистр D1 в параллельном коде с помощью тумблеров SA1-SA2. Запись
операнда В в регистр осуществляется по тактовому импульсу С (SB1).
95
5.2 Тумблерами SA1-SA4 вводится второе слагаемое А. Индикация входных
операндов А и В осуществляется светодиодами HL2-HL9.
5.3 Определяется результат сложения. Сумма в четырех младших разрядах дешифрируется микросхемой D3 и в виде шестнадцатеричного числа на семисегментном индикаторе HG1. Сигнал переноса в старший (пятый) разряд
отображает HL1.
6. Произвести вычитание 2-3 пар четырехразрядных двоичных чисел (операндов)
заданных преподавателем. Результаты вычислений представить в таблице
11.5.
Операцию вычитания производить в следующий последовательности:
6.1 При выполнении действия А-В набрать операнд В тумблерами SA1-SA4 в
обратном коде и нажатии кнопки SB1 записать его в регистр.
Тумблерами SA1-SA2 ввести в сумматор операнд А. Индикация входных
операндов осуществляется светодиодами HL2-HL9.
6.2 Результат вычитания определяется по семисегментному индикатору HG1,
при этом на вход переноса Р0 сумматора подать с кнопкой SB3 «1». По состоянию переноса (HL1) судят о знаке полученной разности.
7. Сделать выводы.
8. Ответить на контрольные вопросы.
Контрольные вопросы:
1. Что называется полусумматором. На каких логических элементах можно его
построить?
2. Чем полусумматор отличается от полного одноразрядного сумматора? Область использования полусумматора?
3. Приведите булево выражение для одноразрядного сумматора?
4. Чем отличается операции параллельного и последовательного суммирования?
5. Каковы принципы построения последовательных и параллельных сумматоров?
6. Что такое ускоренный перенос, и какими аппаратными средствами можно
ускорить работу сумматора?
7. Каким образом можно увеличить разрядность сумматора?
96
8. Как с помощью микросхемы сумматора выполнять вычитание двух чисел?
Содержание отчета:
6. Название и цель работы.
7. Функциональная схема исследования сумматора.
8. Таблица с результатами исследования сумматора.
9. Результаты вычислений в сумматоре.
10.
Вывод о выполненной работе.
97
Лабораторная работа № 12
Тема: «Исследование арифметико-логического устройства»
Учебная цель: получить практический навык исследования работы
АЛУ на интегральной микросхеме К155ИП3. Научиться выполнять операции
над двумя переменными с помощью АЛУ.
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Арифметико-логическое устройство АЛУ (ALU, Arithmetic-Logic Unit)
предназначено для выполнения логических и арифметических операций над
двумя входными многоразрядными словами.
АЛУ относится к комбинационному типу, т.е. состояние выходных сигналов устройства определяется комбинацией входных сигналов.
Для фиксации операндов, результатов вычисления АЛУ работает в сочетании с элементами памяти: регистрами, оперативными запоминающими устройствами и другими элементами памяти.
АЛУ значительно дороже простых ИМС, но за счёт возможности программируемой смены выполняемых действий их применение часто оправдано.
Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую.
В лабораторной работе исследуется четырёхразрядное АЛУ, выполненное
на ИМС К155ИП3 (рисунок 12.1).
Микросхема К155ИП3 предназначена для действий с двумя четырехразрядными словами A=A3A2A1A0 и В=В3В2В1В0.
Конкретный вид операции, выполняемой микросхемой, задается 5разрядным кодом на входах MS3S2S1S0. Всего это АЛУ способно выполнить 32
98
операции (25=32):
 16 логических (И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающее ИЛИ и др.) при М=1;
 16 арифметико-логических (сложение, вычитание, удвоение, сравнение чисел
и ряд иных) при М=0.
При выполнении логических операций внутренние переносы запрещаются.
Рисунок 12.1- Условное графическое обозначение микросхемы К155ИП3
На рисунке 12.3 представлена логическая структура микросхемы
К155ИП3.
Операции сложения и вычитания проводятся с ускоренным переносом
из разряда в разряд. Кроме того, имеется вход приема сигнала переноса Сn.
На выходах F3,F2,F2 и F0 формируются результаты логических преобразований и арифметических действий. На выходе переноса Сn+4 образуется сигнал старшего (пятого) разряда при выполнении арифметических операций.
Дополнительные выходы — образование ускоренного переноса G и распространение ускоренного переноса Р — используются только при организации
многоразрядных АЛУ в случае их сочетания с блоком ускоренного переноса
К155ИП4 (или 564ИП4 для микросхем КМОП), о чем будет сказано ниже.
Все виды операций и результаты вычислений применительно к положительной логике сведены в таблицу 12.1.
99
Рисунок 12.3 – Логическая структура АЛУ на микросхеме К155ИП3
В таблице истинности результаты арифметических операций выражены
в дополнительном коде. Как отмечалось, числа в дополнительном и в обратном
коде связаны простым соотношением Nдоп = No6p+1 или No6p=Nдоп - 1. Поэтому в
тех строках таблицы 6.1, где указана операция «минус 1», результат арифметических действий представлен в обратном коде.
Старший разряд кода выбора операций (вход М) определяет характер
действий, выполняемых АЛУ. Когда на этом входе сигнал высокого уровня,
АЛУ производит логические операции поразрядно над каждой парой бит слов А
и В. Внутренний перенос в этом режиме бездействует.
Если АЛУ выполняет логико-арифметическую операцию, логическая
функция реализуется поразрядно, а арифметическая с переносом.
Например, входному коду M S3 S2 S1 S0=011012 отвечает операция
(А˅В) плюс А (третья снизу строка таблицы 6.1). Первой выполняется операция
в скобках - (А˅В) - логическое сложение двух слов. Если А=10102 В=01112,
то первая операция дает (А˅В)=11112 .Второй выполняется операция арифмети100
ческого сложения числа А с результатом логического сложения. Следовательно
11112 плюс 10102=111112.
Таблица 12.1 - Функциональная зависимость выходов микросхемы К155ИПЗ от
состояния выходов
Выбор
функции
S3 S2 S1 S0
0000
0001
0010
0011
Вход –выход (положительная логика)
Логические функции
(на входе М=1)
А
А˅В
АВ
Логический 0
Арифметические операции
(на входе М=0)
А
А˅В
А˅В
Минус 1
А плюс АВ
(А˅В) плюс АВ
А минус В минус 1
АВ минус 1
А плюс АВ
0100
0101
0110
0111
АВ
В
А⊕В
АВ
1000
А˅В
1001
1010
А⊕В
В
1011
АВ
(А˅В)плюс АВ
АВ минус 1
1100
Логическая 1
А+А
1101
1110
1111
А˅В
А˅В
A
(А˅В)плюс А
А плюс В
(А˅В)плюс А
А минус 1
При использовании АЛУ в качестве компаратора сигнал снимают с входа
А=В (вывод 14). Этот выход — с открытым коллектором, и к источнику питания его следует подключать через внешний резистор 1 кОм.
Режим компаратора обеспечивается при М=1 и S3 S2 S1 S0=01102. Когда
числа А и В равны, на входе А=В формируется сигнал высокого уровня.
Одновременно на выходе Сn+4 (вывод 16) характеризует соотношение
между числами А и В и в случае их неравенства согласно таблицы 12.2.
Для арифметических действий над словами большей длины АЛУ включают последовательно. В этом случае время суммирования определяется за101
держкой распространения сигнала переноса со входа младшего разряда до выхода с последнего АЛУ и составляет tзд.р=4τзд.р, где τ — задержка распространения сигнала переноса в одной АЛУ.
Таблица 12.2- Таблица истинности микросхемы К155ИП3 в режиме четырёх
разрядного компаратора (S3=0, S2=1, S1=1, S0=0)
Вид логики
Положительная логика
Состояние входов
Сn
АиВ
1
А≤В
0
А<В
1
А>В
0
А≥В
Состояние выхода Сn+4
1
1
0
0
Уменьшить время суммирования можно применением микросхем
К155ИП4 (564ИП4), специально разработанных для организации ускоренного
переноса между отдельными АЛУ, а также между группами АЛУ. Со схемой
ускоренного переноса время суммирования сокращается примерно до τзд.р.
Изображение микросхемы приведено на рисунке 12.4.
Рисунок 12.4 -Условное графическое обозначение
микросхемы ускоренного переноса К155ИП4
Если при выполнении арифметических операций к быстродействию не
предъявляется высоких требований, то при каскадировании АЛУ схемы ускоренного переноса не используют.
При помощи микросхемы К155ИП4 (564ИП4) можно сформировать
102
ускоренный сквозной перенос при выполнении операции сложения группой из
четырех АЛУ (16-разрядные числа), что дает определенный выигрыш во времени сравнительно с последовательным переносом. Последовательное соединение нескольких таких микросхем, каждая из которых спарена с АЛУ, позволяет выполнять ускоренный перенос и с большим числом разрядов.
Сигналы образования группового переноса G0 – G3и сигналы распространения группового переноса Р0-Р3 с выходов АЛУ подключают с учетом
разрядности к соответствующим входам микросхемы ускоренного переноса
(рисунок 12.5).
Рисунок 12.5 – Подключение АЛУ к микросхеме ускоренного переноса
В случае наращивания микросхем ускоренного переноса (для чисел, число
разрядов которых превышает 16) используются выходы Р и G. С помощью четырёх таких микросхем в сочетании с 16 микросхемами АЛУ можно построить
64-разрядное АЛУ.
Оборудование:
1.
Лабораторный стенд ОАВТ.
2.
Сменная плата №6.
3.
Технологическая карта VI-1.
Порядок выполнения работы:
1. Для исследования работы АЛУ изучить и зарисовать в отчете схему, приведенную на карте VI-1.
2.Ознакомиться с принципом действия ИМС АЛУ, выполненной на интеграль103
ной микросхеме К155ИП3 по таблице 12.1.
При работе со стендом удобнее пользоваться шестнадцатеричным кодом
операции. Список этих операций и соответствующие им коды приведены в
таблице 12.3.
Таблица 12.3 - Таблица входных кодов и выполняемых операций
3. Установить карту VI-1 и плату №6.
4. Выполнить с помощью АЛУ операции над парами четырехразрядных двоичных чисел в соответствии с вариантом, представленным в таблице 12.4.
Таблица 12.4 - Варианты заданий исследования работы АЛУ
Задание
Вариант
1 задание
2 задание
3 задание
4 задание
1
6+8
12-3
7Λ10
(5⨁ 8) ∨10
2
3
4
5
6
11+8
5+8
8-5
6-10
9∨13
9⨀7
(15-6) Λ 9
(5+6) Λ 9
15-4
7+8
14+1
15-8
12-6
6+7
15-11
9-7
6+3
7+3
9⨀7
(7∨3) Λ 5
(13-6) ∨ 5
(15-6) Λ 5
(5+6) Λ 9
(56) Λ 9
7
8
7⨀9
7⨁ 8
9 ⨀7
9 ∨7
104
Арифметические операции выполнять в следующей последовательности.
4.1. Ввести код операции (см. таблицу 12.3), нажимая на кнопку SB1 необходимое число раз. Контроль за введенным числом осуществлять по дисплею HG1.
4.2. Набрать переключателями SA3, SA2, SA1 адрес 0102, соответствующей регистру кода операций (D7).
4.3.
Нажав на кнопку SB3, переписать введенный код операции в регистр D7.
Контроль при записи в этот регистр осуществляется по свечению светодиода HL3.
4.4.
Установить тумблер М в состояние 0 (положение вниз).
4.5.
При выполнении операции сложении переключатель SA5 установить в состояние 1, а при вычитании в состояние 0.
4.6.
Ввести операнд К (от 0 до F) с помощью кнопки SB1. Контроль по HG1.
4.7.
Набрать тумблерами SA3, SA2, SA1 адрес регистра операнда К - 0002 и,
нажав кнопку SB3, переписать введенное значение операнда К в регистр
D5. Контроль производится по свечению HL1.
4.8.
Ввести операнд В (от 0 до F) с помощью кнопки SB1. Проконтролировать
правильность ввода по HG1.
4.9.
Набрать переключателями SA3, SA2, SA1 адрес 001 регистра операнда В
и с помощью кнопки SB3 переписать введенное значение операнда В в регистр D6. Контроль по HL2.
4.10. Результат выполнения заданной операции (задается кодом по входам М,
S, Ро) переписать в регистр - аккумулятор D10, совмещенный со счетчиком блока ввода данных, набрав тумблерами SA3, SA2, SA1 адрес 1012 и
нажав кнопку SB3. (Для перевода D10 в режим регистра - аккумулятора на
вход микросхемы подают логический 0.) Контроль за операцией перезаписи производится по свечению HL5. Результат операции считывается в
виде шестнадцатеричного кода по дисплею HG1 и сигнала переноса в
старший (пятый) разряд (только при выполнении арифметических операций) с HL6.
4.11. Если полученный результат является промежуточным и его необходимо
использовать в дальнейшем в качестве одного из операндов, то с выхода
регистра - аккумулятора его переписывают или в регистр D5 или в регистр
105
D6, повторяя соответственно операцию, представленную в пунктах 4.6
или 4.8.
5. Результаты исследования включить в таблицу 12.5.
6. С помощью АЛУ произвести исследование логических операций аналогичным образом. Результаты исследования свести в таблицу истинности.
7. В отчете представить принцип работы схемы при выполнении одной из операций.
8. Ответить на контрольные вопросы.
9. Сделать вывод о выполненной работе.
Таблица 12.5 – Результаты исследования АЛУ
Код операции
№
Р0
М
S4
S3
S2
S1
Результат вычислений
(Код «16» Операция
с HG1)
1
2
3
4
Контрольные вопросы:
1. Назначение АЛУ. Основные режимы работы АЛУ.
2. Как запрограммировать АЛУ на выполнение арифметических, логических
операций?
3. Каким образом в данной работе используются общая шина и для решения
каких задач она предназначена?
4. Каково назначение элементов D1, D3, D7, D9, D10 в исследуемой схеме?
5. Как произвести сброс информации с индикатора HG1?
6. Какие функции выполняет кнопка SB3, светодиоды HL1-HL6?
Содержание отчета:
1. Название и цель работы.
2. Функциональная схема исследования АЛУ.
3. Таблица с результатами исследования АЛУ.
106
4. Результаты арифметических и логических вычислений.
5. Описания работы схемы при выполнении одной из операций.
6. Вывод о выполненной работе.
107
Лабораторная работа № 13
Тема: «Моделирование и исследование схемы контроля чётности»
Учебная цель: полуить практический навык разработки схемы контроля
четности и выполнения проверки на работоспособность
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
У3.Разрабатывать схемы цифровых устройств на основе интегральных схем
разной степени интеграции.
У4. Выполнять требования технического задания на проектирование цифровых устройств.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
Краткая теория
С помощью специализированных микросхем производится еще одна интересная арифметическая операция — проверка паритета двоичных чисел, суть которой состоит в суммировании по модулю 2 всех разрядов с целью выяснения
четности числа. Эта операция позволяет повысить надежность передачи двоичной информации. Хотя цифровые сигналы по сравнению с аналоговыми менее
подвержены действию помех, с возможностью появления ошибок приходится
считаться.
Если, например, передается код 10012=910 и вследствие помех произойдет
сбой во втором разряде слева, на приемный конец поступит 11012=1310. В общем
случае без специальной проверки факта ошибки не установить. В частном случае, если информация закодирована в двоично-десятичном коде 8-4-2-1, нарушение легко обнаружить, поскольку число 11012 противоречит двоичнодесятичному коду. Наличие шести избыточных состояний в четырехразрядном
двоично-десятичном коде позволяет, таким образом, выявить некоторые, но не
все возможные ошибки. Вообще избыточность информации — непременное
условие для создания кодов, выявляющих и корректирующих ошибки.
Простой и эффективный способ обнаружения ошибок основан на допущении, что в каждый момент времени ошибка может возникнуть только в одном
108
разряде и проявляется она в лишней единице или в потере единицы. В обоих
случаях число единиц в слове изменяется на одну. Таким образом, если передаваемое слово содержит четное число единиц по всем разрядам, а на конце линии
передачи это число окажется нечетным, значит, появилась ошибка.
Реализация этого метода осуществляется с помощью специальных
устройств сравнения (схем контроля четности), которые выпускаются в микросхемном исполнении как самостоятельные устройства. Принцип действия подобных устройств поясняет рисунок 13.1.
На основе информации на выходе передающего элемента схема сравнения
формирует дополнительный бит (1 или 0), так называемый паритетный или контрольный бит, который добавляется к выходной информации. Назначение паритетного бита — доводить число единиц в каждом передаваемом слове до четного или нечетного в зависимости от принятой системы кодирования. При всех
передачах информации, включая запись в память и считывание, контрольный
бит передается вместе со словом.
Рисунок 13.1 - Передача информации с контролем четности
На приемном конце происходит проверка паритета (от англ. parity — соответствие, аналогия) поступивших сигналов. Если он правилен, разрешается прием. Если на линии имеет место искажение передаваемой информации (например,
за счет обрыва в одной из жил), происходит включение сигнализатора ошибок.
Паритет может быть четным и нечетным. В случае нечетного паритета дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом слове, включая поверочный (контрольный) бит, была нечетной. Для
четного, естественно, наоборот.
109
К примеру, в числе 0111 число единиц нечетно. Поэтому для нечетного
паритета дополнительный бит должен быть нулем, а для четного — соответственно единицей. На практике нечетный паритет используется чаще. Контроль
нечетности позволяет фиксировать полное пропадание информации, поскольку
слово из одних нулей (включая контрольный бит) противоречит нечетному паритету.
Принято считать при проверке как четности, так и нечетности, что при
правильном коде на входах и выходе формируется логическая 1, а при ошибочном — логический 0. Таблица 13.1 характеризует паритеты чисел от 0 до 9.
Таблица 13.1 - Таблица паритетных битов для чисел от 0 до 9
Число
Десятичное
0
1
2
3
4
5
6
7
8
9
Паритет
Двоичное
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
Нечетный
1
0
0
1
0
1
1
0
0
1
Четный
0
1
1
0
1
0
0
1
1
0
Паритетная проверка не обнаруживает ошибок, возникших в двух разрядах
одновременно. Однако, поскольку вероятность ошибок в цифровых системах
мала, вероятность их в двух разрядах сразу ничтожна, и если и имеет место, то
вследствие повреждений, что может быть установлено и другими средствами. В
ответственных случаях для выявления и коррекции ошибок применяют специальные методы кодирования, рассмотрение которых не входит в нашу задачу.
Для организации схем сравнения применяют логические элементы «исключающее ИЛИ», исполняющие роль сумматоров по модулю 2 (т. е. сумматоров, сигналом переноса которых пренебрегают).
На рисунке 13.2 показано такое устройство на 4 разряда.
Структура схемы проверки четности (нечетности) — многоступенчатая. В
первой ступени (ярусе) попарно суммируются все биты слова. Выходные сиг-
110
налы первого яруса служат входными для второго — и так последовательно до
окончательного определения четности (нечетности) суммы единиц всего слова.
Рисунок 13.2 - Формирование паритетного бита
Полученный результат на последнем этапе сравнивается с контрольным
сигналом, задающим вид используемого паритета. Если принят четный паритет,
т. е. число единиц в слове, включая паритетный бит, должно быть четным, то
контрольный сигнал должен быть равен сумме по модулю 2 всех информационных разрядов слова. Для нечетного паритета контрольный сигнал является
инверсией указанной суммы (таблица 13.2).
Таблица 13.2 - Таблица истинности для схемы рисунка 13.2
Входы
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
Выходы
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
V=0
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
V=1
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
111
1
1
1
1
0
1
Таким образом, независимо от паритета четырехразрядного слова на информационных шинах А, В, С и D паритет пятиразрядного кода А, В, С, D и F
всегда будет одинаков. Это следует из того факта, что если сумма А, В, С, D нечетна (четна), то F=0 (F=1) и их общая сумма также нечетна. Потенциал на входе V (V=0 или V=1) определяет таким образом вид используемого паритета.
Для наращивания разрядности схемы используют вход V, хотя в принципе
для этого годится любой вход, поскольку к функции применим переместительный закон.
Последний логический элемент пирамиды (с входом V) может и отсутствовать; тогда в роли выхода устройства служит выход К. В этом случае схема
работает по одному, наперед известному паритету.
Помимо рассмотренных случаев паритетный контроль находит применение при выполнении многих операций, связанных с обработкой и передачей информации.
Устройства для проверки четности двоичных слов выпускаются в виде самостоятельных изделий в нескольких сериях микросхем. Они находят применение также в качестве сумматоров по модулю 2 и в ряде других случаев. Примером микросхемы КМОП-структуры может служить изделие 564СА1 (рисунок
13.3).
Рисунок 13.3 - Условное графическое обозначение микросхемы 564СА1
112
По принципу действия эта микросхема сходна с представленной на рисунке 13.2 и отличается только тем, что содержит больше элементов «исключающее
ИЛИ» и соответственно входов. Эта микросхема определяет паритет двоичного
слова длиной до 12 разрядов. Она имеет 12 информационных входов, один
управляющий вход V и один выход F (рисунок 13.3). Все входы логически равноценны, и порядок подключения разрядов слова не играет роли. Сигнал на
управляющем входе V задает режим работы схемы; когда V=0, обеспечивается
четный паритет, т. е. при четном числе единиц на информационных входах F=0,
а при нечетном F=1. При V=1 имеет место нечетный паритет, обратный рассмотренному.
Таблица истинности (таблица 13.3) отображает работу микросхемы.
Таблица 13.3 - Таблица истинности микросхемы 564СА1
I0
0
I1
0
I2
0
I3
0
1
1
1
1
Входы
I4
I5
I6
I7
I8
0
0
0
0
0
1 на нечетном числе входов
1 на четном числе входов
1
1
1
1
1
I9
0
I10
0
I11
0
V
0
1
1
1
1
Выход
0
1
0
1
Если в слове менее 12 разрядов, на свободных входах при проверке на четность должно быть четное число единиц, а при проверке на нечетность — нечетное. Когда число разрядов в слове превышает двенадцать, можно использовать
несколько микросхем, соединяя выход F предыдущей схемы со входом V последующей.
Контроль четности в устройствах ТТЛ 155-й серии осуществляется микросхемой типа К155ИП2 (рисунок 13.4).
113
Рисунок 13.4 – Условное графическое обозначение микросхемы типа К155ИП2
Микросхема К155ИП2 имеет восемь информационных входов I0—17, два
паритетных входа ЕЕ и ОЕ для задания вида паритета и два выхода ∑Е и ∑0.
Оба выхода взаимодополняющие. Наличие двух контрольных входов и двух выходов придает прибору дополнительные функциональные возможности.
Микросхема может работать в режиме четного и нечетного паритета как в
положительной, так и в отрицательной логике.
Функциональные свойства микросхемы характеризует таблица 13.4.
Таблица 13.4 - Таблица истинности микросхемы К155ИП2
Входы
Число 1 на
входах I0-I7
Четное
Нечетное
Четное
Нечетное
х
х
Выходы
ЕЕ
ОЕ
∑Е
∑0
1
1
0
0
0
0
0
0
1
1
0
0
1
0
0
1
1
1
0
1
1
0
1
1
Примечание. Символ х означает любое (четное или нечетное) число единиц на входах I0 - I7.
Сигналами на входах ЕЕ и ОЕ можно обеспечить разные режимы работы
микросхемы, в частности управление полярностью выходных сигналов; создание
девятого информационного входа; каскадирование микросхем К155ИП2 с целью
повышения разрядности контролируемых слов.
При поступлении на вход ЕЕ уровня U0, а на вход W2 уровня U1 схема реализует функцию «контроль четности»: при четном числе единиц на информационных входах I0-I7 на четном выходе ∑Е будет уровень U1. При нечетном числе единиц на этих входах состояния выходов ∑Е и ∑0меняются на противоположные и обеспечивается контроль нечетности. Когда на обоих контрольных
входах действуют сигналы одного уровня, на обоих выходах образуются инверсные им сигналы.
На рисунке 13.5 представлен способ построения контроля восьмиразрядной информационной системы.
114
Рисунок 13.5 - Пример использования микросхемы К155ИП2
Оборудование:
1. Персональный компьютер.
2. Программа NI Multisim 11.0.
Порядок выполнения работы:
1. Познакомиться с назначением, исполнением и принципом работы схемы контроля четности.
2. В программе NI Multisim 11.0 смоделируйте схему проверки правильности передачи информации в соответствии с заданным вариантом (таблица 13.5).
Таблица 13.5 – Варианты заданий для моделирования схему контроля четности
Вариант
1
2
3
Задание
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с четным паритетом для проверки правильности передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода в старшем разряде.
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с нечетным паритетом для проверки правильности
передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода в младшем разряде.
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с четным паритетом для проверки правильности передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода в 1 разряде.
115
4
5
6
7
8
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с нечетным паритетом для проверки правильности
передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода во 2 разряде.
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с четным паритетом для проверки правильности передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода в 3 разряде.
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с нечетным паритетом для проверки правильности
передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода в 1 разряде.
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с четным паритетом для проверки правильности передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода во 2 разряде.
1. Спроектировать на логических элементах исключающее ИЛИ
схему контроля с нечетным паритетом для проверки правильности
передачи четырехразрядной информации.
2. Составить таблицы истинности для работы схемы в нормальном
режиме и при обрыве провода в 3разряде.
3. Скриншот спроектированной схемы включите в отчёт.
4. Проверить спроектированную схему на работоспособность в двух режимах:
- в нормальном режиме;
- при обрыве проводника в одном из разрядов (см. таблицу 13.5).
Результаты проверки занести в таблицу истинности (форму таблицы истинности принять самостоятельно).
5. Ответьте устно на контрольные вопросы.
6. Сделайте вывод о выполненной работе.
Контрольные вопросы:
1. Для чего осуществляют контроль чётности (нечётности)?
2. Объяснить организацию и принцип действия схемы передачи информации с
контролем чётности (рисунок 13.1).
3.Как происходит передача контрольного бита?
116
4. Какой паритет чаще используется на практике? Почему?
5. Как организуется схема сравнения (рисунок 13.2)?
Содержание отчета:
1. Название и цель работы.
2. Скриншот разработанной схемы.
3. Таблицы истинности проверки схемы в нормальном режиме и при обрыве одного из проводников.
4. Вывод о выполненной работе.
117
Лабораторная работа № 14
Тема: «Исследование оперативного запоминающего устройства»
Учебная цель: получить практический навык исследования работы оперативного запоминающего устройства, выполненного на ИМС К155РУ2.
Проверяемые умения, знания:
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Оперативное запоминающее устройство (ОЗУ) предназначено для хранения переменной информации (данных, программ и чисел, необходимых для
текущих вычислений, результатов расчёта) непосредственно используемой в
процессе выполнения операций в АЛУ и УУ процессора.
В ОЗУ предусматриваются три режима работы: режим хранения при отсутствии обращения к ЗУ; режим чтения хранимых слов; режим записи новых
слов.
По английской терминологии ОЗУ именуется RAM (random access memory
– память с произвольным доступом).
По способу хранения информации ОЗУ разделяют на статические и динамические. В статических ОЗУ – SRAM элементами памяти являются триггеры,
способные хранить информацию неограниченное время (пока есть напряжение
питания). В динамических ОЗУ – DRAM элементами памяти служат конденсаторы, которые для сохранения записанной информации нуждаются в её периодической перезаписи (регенерации). Оба типа ОЗУ являются энергозависимыми,
т.е. при отключении питания информация разрушается.
Рассмотрим ОЗУ с адресной организацией выборки 16 четырехразрядных
слов (16 слов х 4 разряда = 64 бита) на ИМС К155РУ2. Зарубежный аналог
SN7489N, SN7489J.
Функциональная схема микросхемы К155РУ2 представлена на рисунке
14.1.
118
Функциональная схема ОЗУ состоит из трёх основных блоков:
 Массива элементов памяти (накопитель);
 Блока адресной выборки (дешифратор адреса);
 Блока управления (логические элементы).
Блок управления (десять логических элементов И) обеспечивает работу
ОЗУ в режимах: запись, считывание, сквозной перенос, хранение информации.
Рисунок 14.1 – Функциональная схема микросхемы К155РУ2
Массив памяти образован 16 четырёх разрядными цепочками триггеров.
Массив памяти образован 16 четырехразрядными цепочками триггеров.
При сигнале СS=0 (V=0) одна из цепочек, соответствующая выставленному адресу А1— А4, переходит в рабочее состояние, и ее сигналы поступают на входы
элемента И-НЕ (7—10).
При сигнале СS=1 (V=l) на всех выходах дешифратора DC низкие уровни
и, следовательно, все триггеры отключены от выходных шин накопителя.
119
При СS =0 и W/R=0 вырабатывается сигнал записи и на выбранную цепочку поступают информационные сигналы (входы D1-D4). В этом режиме при
смене информации на входе ОЗУ происходит запись.
В этом режиме при смене информации на входе ОЗУ происходит перезапись информации в данном слове массива. При сигналах СS=1 и W=0 входная
информация проходит непосредственно на выход микросхемы, минуя массив
триггеров (дешифратор не выбирает ни одной из цепей).
При V=1 и W=1 запрещена работа дешифратора, узла, вырабатывающего
сигнал «Запись» «Считывание».
Таким образом, блок управления (десять логических элементов) обеспечивает работу ОЗУ в режимах: запись, считывание, сквозной перенос, хранение
информации. В таблице 14.1 представлены режимы работы ИМС К155РУ2.
Таблица 14.1 - Таблица состояний ОЗУ К155РУ2
Режим работы
Запись
Считывание
Запрет записи
Отключение выходов
Вход
CS
W/R
Dn
0
0
0
1
1
1
0
0
1
0
0
1
0
1
х
0
1
х
Выход Qn
1
0
Dn
1
0
1
Выходные логические элементы И-НЕ (7-10) выполнены по схеме с открытым коллектором, что позволяет соединять вместе выходы Q нескольких
микросхем ОЗУ. При этом происходит наращивание емкости ОЗУ (две микросхемы - 32 слова, три - 48 и т.д.). Адресное управление А1-А4, информационные
входы D1-D4 и выходы Q1-Q4 всех микросхем объединяют в общие шины, а выбор рабочего массива осуществляют дополнительным дешифратором по входам
CS и W/R. Так построена микросхема К155РУ2.
120
Микросхема К155РУ2 и её УГО представлено на рисунке 14.3.
Рисунок 14.3 – Микросхема К155РУ2 и ее условное графическое обозначение
Оборудование:
4. Лабораторный стенд ОАВТ.
5. Сменная плата №6.
6. Технологическая карта VI-3.
Порядок выполнения работы:
1. Изучить выполнение и принцип действия ОЗУ на ИСМ К155РУ2.
2. Зарисовать в отчёте схему исследования ОЗУ, представленную на карте VI-3 .
3. Установить плату №6.
4. Установить карту VI-3.
Исследовать работу ОЗУ, осуществить запись информации в ячейки памяти в
соответствии с вариантом, указанным в таблице 14.2.
Операции выполнять в следующей последовательности:
4.1. Нажимая на кнопку SB1, ввести адрес ячейки ОЗУ, к которой необходимо
обратится. Контроль за введенным числом (четырёхразрядным) осуществляется
по дисплею HG1.
4.2. Набрать переключателями SA3, SA2, SA1 адрес 0112 (третий выход дешифратора D1) соответствующий регистру адреса RG-A (D8). Контроль по HL2.
121
Таблица 14.2 – Варианты заданий исследования ОЗУ
Бригада
1
2
3
4
5
6
7
8
Запись в ячейку памяти
1 опыт
2 опыт
3 опыт
4 опыт
в 1 ячейку
число 3
в 5 ячейку
число 13
в 9 ячейку
число 6
в 13 ячейку
число 3
в 13 ячейку
число 8
в 8 ячейку
число 3
в 10 ячейку
число 3
в 5 ячейку
число 11
во 2 ячейку
число 10
в 6 ячейку число 1
в 10 ячейку
число 2
в 14 ячейку
число 10
в 12 ячейку
число 15
в 11 ячейку
число 12
во 3 ячейку
число 6
в 9 ячейку
число 3
в 3 ячейку
число 13
в 7 ячейку
число 11
в 11 ячейку
число 14
в 15 ячейку
число 1
в 3 ячейку
число 5
в 4 ячейку
число 7
в 0 ячейку
число 13
в 7 ячейку
число 14
в 4 ячейку
число 9
в 8 ячейку
число 5
в 12 ячейку
число 4
в 0 ячейку
число 15
в 4 ячейку
число 13
в 6 ячейку
число 10
в 1 ячейку
число 9
в 14 ячейку
число 8
4.3. Нажав кнопку SB3, переписать с общий шины в RG-A (D8) адрес ячейки.
4.4. Нажимая на кнопку SB1 необходимое число раз, набрать число, которое
необходимо записать по ранее выбранному адресу. Контроль за введённым числом осуществляется по дисплею HG.
4.5. Записать в выбранную ячейку информацию с общей шины (входы D4-D1),
подав сигнал записи W=0, для чего переключателями SA3, SA2, SA1 набрать код
110 (шестой выход дешифратора D1) и нажать кнопку SB3. Контроль за выполнением операции записи осуществляется светодиодом HL3.
5. Произвести считывание информации записанной в ОЗУ. Для этого:
5.1. Кнопкой SB1 набирают адрес ячейки, подлежащей считыванию. Адрес контролирует HG1;
5.2. Перевести переключатели SA3, SA2, SA1 в положение 0112;
5.3. Нажатием кнопки SB3 переписывают адрес в RG-A (D8);
5.4. При помощи мультиплексора D2, нажатием кнопки SB2 (при этом А=1, HL1
светится) передаётся на общую шину и HG1 информация из ОЗУ.
122
6. В отчет записать подробные действия, выполняемые при записи и считывании информации в одну из ячеек памяти.
7. Сделать соответствующие выводы.
8. Ответить на контрольные вопросы.
Контрольные вопросы:
1. Для чего предназначены ОЗУ?
2. Основные характеристики ОЗУ?
3. Что представляет собой и как работает запоминающий элемент статического
ОЗУ?
4. Назовите основные режимы работы ОЗУ, проиллюстрируйте каждый из них
на примере ИМС К155РУ2?
5. Каков объём памяти исследуемого ОЗУ?
6. Как увеличить объём памяти данного устройства в два раза?
Содержание отчета:
1. Название и цель работы.
2. Функциональную схему исследования ОЗУ.
3. Описание примера работы схемы при записи и считывании информации.
4. Вывод о выполненной работе.
123
Лабораторная работа № 15
Тема: «Исследование четырёхразрядной микро - ЭВМ с ручным
устройством управления»
Учебная цель: научиться исследовать работу модели четырёхразрядной
микро ЭВМ с ручным устройством управления при выполнении различных действий над четырёхразрядными числами.
Проверяемые умения, знания:
У1. Выполнять анализ и синтез комбинационных схем.
У2. Проводить исследования работы цифровых устройств и проверку их на
работоспособность.
З2. Правила оформления схем цифровых устройств.
З3. Принципы построения цифровых устройств.
З4. Основы микропроцессорной техники.
Краткая теория
Исследуемая схема операционного блока ЭВМ представлена на рисунке
15.1 (технологическая карта VI-2 в приложении А) и фактически является процессорным элементом на четыре разряда, для которого функциональная насыщенность определяется количеством операций выполняемых АЛУ. (АЛУ выполнена на ИМС К155 ИП3).
Шина 1 и 2 являются шинами адреса и данных информация с которых
фиксируется в регистрах D5-D8.
Счётчик D10 может выполнять две функции:
1. Набор операндов, кода операций, адреса ячейки ОЗУ (с помощью кнопки
SВ1).
2. Хранение данных с выхода АЛУ, т. е. служит регистром – аккумулятором
(данные с выхода АЛУ параллельным кодом записываются по входам D при
разрешении на входе W).
Результаты промежуточных действий и окончательные данные помещаются на хранение в ОЗУ D4.
Данные хранимые в ОЗУ, в регистре аккумуляторе, можно вывести на светодиодный дисплей HG.
124
Рисунок 15.1 – Функциональная схема исследования четырёхразрядной
микро-ЭВМ
Оборудование:
1. Лабораторный стенд ОАВТ.
2. Сменная плата №6.
3. Технологическая карта VI-2.
Порядок выполнения работы:
1. Изучить и зарисовать схему, приведённую на технологической карте VI-2.
2. Выполнить операции над четырёхразрядными числами, занося промежуточные и окончательные результаты действий в указанные ячейки ОЗУ. Данные для
вычислений и ячейки памяти для хранения информации в соответствии с вариантом, указанны в таблице 15.1.
3. Для одного примера подробно написать в отчете порядок выполняемых действий при выполнении операций.
4. Представить структурную схему исследуемой микро-ЭВМ. Для каждого
125
структурного блока отметить входящие микросхемы и выполняемые ими функции.
5. Сделать выводы о выполненной работе.
6. Ответить на контрольные вопросы.
Таблица 15.1 – Варианты задания исследования микро ЭВМ
Бригада
1
2
3
4
5
6
7
8
Задание
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
6+8 записать в 1 ячейку памяти
12-3 записать во 2 ячейку памяти
7Λ10 записать в 3 ячейку памяти
(5⨁ 8) ∨10 записать в 4 ячейку памяти
1+8 записать в 5 ячейку памяти
8-5 записать в 6 ячейку памяти
9∨13 записать в 7 ячейку памяти
(15-6) Λ 9 записать в 8 ячейку памяти
5+8 записать в 9 ячейку памяти
10-6 записать в 10 ячейку памят
9⨀7 записать в 11 ячейку памяти
(5+6) Λ 9 записать в 12 ячейку памяти
15-4 записать в 13 ячейку памяти
6+7 записать в 14 ячейку памяти
9⨀7 записать в 15 ячейку памяти
(7∨3) Λ 5 записать в 0 ячейку памяти
7+8 записать в 4 ячейку памяти
15-11 записать в 3 ячейку памяти
7⨀9 записать в 11 ячейку памяти
(13-6) ∨ 5 записать в 10 ячейку памяти
14+1 записать в 14 ячейку памяти
9-7 записать в 9 ячейку памяти
7⨁ 8 записать в 8 ячейку памяти
(15-6) Λ 5 записать в 15 ячейку памяти
15-8 записать в 1 ячейку памяти
6+3 записать в 3 ячейку памяти
9⨀7 записать в 5 ячейку памяти
(5+6) Λ 9 записать в 6 ячейку памяти
12-6 записать в 9 ячейку памяти
7+3 записать в 0 ячейку памяти
9∨7 записать в 13 ячейку памят
(6-5) Λ 9 записать в 12 ячейку памяти
126
Контрольные вопросы:
1. Какие элементы входят в состав процессора?
2. Что представляет собой устройство вывода данных?
3. Как осуществить запись промежуточного результата действий в ОЗУ?
4. Назначение в схеме элементов D1 и D3.
5. Для чего в схеме предназначен элемент D10?
Содержание отчета:
5. Название и цель работы.
6. Структурная схема микро-ЭВМ.
7. Функциональная схема четырехразрядной микро-ЭВМ.
8. Описание примера работы четырехразрядной микро-ЭВМ.
9. Вывод о выполненной работе.
127
5
МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОСНАЩЕНИЕ ЛАБОРАТОРИИ
Для проведения лабораторных работ по МДК 01.01 Цифровая схемотехника используется оборудование и программное обеспечение, представленное в
таблице5.1.
Таблица 5.1 – Материально-техническое оснащение лаборатории
№
Оборудование и программное обеспечение
Количество, шт.
1
Лабораторный стенд ОАВТ со сменными платами и
технологическими кортами
10
2
Осциллограф С1-73
2
3
Мультиметр M890G
5
4
Персональные компьютеры
10
5
Среда схемотехнического моделирования NI MULTISIM 11.0
6
Электронное пособие «Лабораторный практикум по
«Цифровой схемотехнике»
п/п
128
6 ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ОБУЧЕНИЯ
1. Кузин А.В. Жаворонков М.А. Микропроцессорная техника. - М.: издательский
центр «Академия», 2015.
2. Угрюмов, Е.П. "Цифровая схемотехника. – Санкт-Петербург: БХВ –
Петербург, 2014.
3. Лехин, С.Н. Схемотехника ЭВМ. - Санкт-Петербург: БХВ – Петергург, 2013.
4. Хернитер М.Е. Электронное моделирование в Multisim. - М: ДМК Пресс, 2015.
5. Микушин, А.В. Цифровые устройства и микропроцессоры. – СанктПетербург: БХВ-Петербург, 2012.
6. Брамер, Ю. А., Пащук, И. Н. Импульсная техника. – М: ИЦ «Академия», 2011.
7. Бойко В.И. «Цифровая схемотехника», Санкт-Петербург, «БХВ - Петербург»
2004.
8. Калабеков Б. А. Цифровые устройства и микропроцессорные системы. Горячая линия – телеком. Москва, 2002.
9. Вениаминов В. Н., Лебедев О. Н., Мирошниченко А. И. Микросхемы и их
применение. Радио и связь. Москва, 1988.
10.
Зельдин Е. А. Цифровые интегральные микросхемы в информационно измерительной аппаратуре. Энергоатомиздат. Ленинград, 1986.
11.
Мальцева Л. А., Фромберг Э. М., Ямпольский В. С. Основы цифровой
техники.- М.: Радио и связь, 1986.
12. Шило В. Л. Популярные цифровые микросхемы, справочник. Радио и
связь.Москва, 1989.
129
7 ПРИЛОЖЕНИЯ
Приложение А
(обязательное)
Технологические карты
Лабораторная работа №2. Исследование основных логических элементов
(Технологические карты I-1, I-6)
130
Лабораторная работа №3. Исследование основных комбинационных устройств:
мультиплексора, дешифратора - демультиплексора
(Технологические карты IV-1, IV-3)
131
Лабораторная работа №4. Исследование преобразователя кодов
(Технологическая карта IV-2)
132
Лабораторная работа №5. Исследование интегральных триггеров RS-типа
(Технологические карты II-1, II-2, II-3)
133
Лабораторная работа №6. Исследование триггеров D-, Т- типа
(Технологические карты II-4, II-7)
134
Лабораторная работа №7. Исследование регистров
(Технологические карты II-5, II-6, III-2)
135
Лабораторная работа №8. Исследование суммирующего и вычитающего счетчика
(Технологическая карта V-2)
136
Лабораторная работа №9. Исследование счётчика с переменным коэффициентом счёта
(Технологическая карта V-1)
137
Лабораторная работа №10. Исследование реверсивного счётчика
(Технологическая карта V-3)
138
Лабораторная работа №11. Исследование четырёхразрядного параллельного сумматора
(Технологическая карта III-3)
139
Лабораторная работа №12. Исследование арифметико-логического устройства
(Технологическая карта VI-1)
140
Лабораторная работа №14. Исследование оперативного запоминающего устройства
(Технологическая карта VI-3)
141
Лабораторная работа №15. Исследование четырёхразрядной микро-ЭВМ
с ручным устройством управления
(Технологическая карта VI-2)
142
Приложение В
(обязательное)
Пример бланка отчета
ОГБПОУ «ИВАНОВСКИЙ ЭНЕРГИТИЧЕСКИЙ КОЛЛЕДЖ»
Лаборатория__________________________________________________________
«____» _________________ 201__ г
Группа___________
“Проверил”
Преподаватель _________________
Выполнил__________________
__________________________
ОТЧЕТ
по лабораторной работе № 3
Исследование основных комбинационных устройств:
мультиплексора, дешифратора-демультиплексора
Цель работы: получить практический навык исследования работы мультиплексора, дешифратора, демультиплексора
Схема 1. Исследование мультиплексора
143
Таблица - Результаты исследования мультиплексора
№ Адресные шины
п/п SA3 SA2 SA1
Инф. шины
V
SA3 SA2 SA1
Индикация
HL1 HL2 HL3 HL4 HL5 HL6 HL7 HL8 HL9
Схема 2. Исследование дешифратора-демультиплексора
144
Таблица - Результаты исследования дешифратора-демультиплексора
№
SA3
SA2
SA1
V
HL1
HL2
HL3
HL4
HL5
HL6
HL7
HL8
Основные электрические параметры микросхемы К155КП5
________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
Цоколёвка микросхемы К155КП5
145
Вывод:
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
_________________________________________________________________________
146