1307ПП1Т

Форма 6
Номер ТУ 1307ПН1Т
АЕЯР.431320.985ТУ
УТВЕРЖДАЮ
Главный инженер ОКБ
_______________ В. В. Бодров
«____»__________ 2012 г.
МИКРОСХЕМА
К1307ПП1Т
ТЕХНИЧЕСКОЕ ОПИСАНИЕ
Инв.№
№подл.
подл.
Инв.
Подпись ии дата
дата
Подпись
Взам.
Взам. инв.
инв. №
№
Инв.
Инв. №
№ дубл.
дубл.
Подпись и дата
КЛГЯ.431322.600ТО
СОГЛАСОВАНО
Начальник отдела
195 ВП МО РФ
___________ О.Э. Тимаков
«____»__________ 2012 г.
СОГЛАСОВАНО
СОГЛАСОВАНО
Главный метролог
ОАО «НЗПП с ОКБ»
Главный конструктор
ОКР «Преобразователь-8»
____________ Ю. Ф. Родионов
«____»__________ 2012 г.
_______________ А. В. Глухов
«____»__________ 2012 г.
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
1
СБИС цифрового квадратурного модулятора-преобразователя предназначена
Перв. прим.
для работы в составе радиоэлектронной аппаратуры.
Структурная схема СБИС представлена на рисунке 1.
В состав микросхемы входят:
25.10.12
Инв.
Инв. №
подл.
№ подл.
34
Подпись
Подпись ии дата
дата
Взам.
Взам. инв.
инв. №
№
Инв. № дубл.
Подпись и дата
Справ. №
- квадратурный модулятор;
Конфигурация интегральной схемы производится через последовательный
- блок цифрового синтеза частоты;
интерфейс (SPI-совместимый).
- блок форматирования входных данных;
Интегральная схема может работать в трех базовых режимах:
- предыскажающий фильтр с характеристикой «инверсный CIC»;
- режим квадратурного модулятора;
- предыскажающий фильтр с характеристикой «инверсный SYNC»;
- режим интерполирующего ЦАП;
- интерполятор на основе полуполосных фильтров с коэффициентом интер- режим однотонального генератора.
поляции R = 4.
Карта регистров приведена в таблице1.
- программируемый интерполирующий CIC - фильтр.
Активный режим выбирается через биты выбора режима (operation mode
- выходной умножитель.
bits) в регистре по адресу 0х0.
- ОЗУ 1024х32 бит;
Режим квадратурного модулятора.
- контроллер последовательного интерфейса управления (SPI-совместимый);
При работе в режиме квадратурного модулятора входной параллельный порт
- контроллер последовательного интерфейса загрузки данных с функцией
принимает 18-ти битные синфазную и квадратурную составляющие (I-отсчет и
дополнительной интерполяции;
Q-отсчет, соответственно). Таким образом, что 18-битный Q-отсчет следует за I- схема фазовой автоподстройки частоты;
отсчетом, и так далее. Один I-отсчет и Q-отсчет, вместе образуют один внутрен- цифро-аналоговый преобразователь 14-и битный;
ний отсчет. Блок форматирования входных данных делает демультиплексирова- цифро-аналоговый преобразователь 8-и битный;
ние данных, так, что оба отсчета (I и Q) поступают на внутренние блоки ИС па- источник опорного напряжения;
раллельно. Оба каскада фильтров активны, тактовый сигнал PDCLK служит для
- драйвер тактового сигнала;
синхронизации входных I/Q данных.
- драйверы LVDS.
Блок цифрового синтезатора частоты (DDS) выдает квадратурный (sin и cos)
внутренний сигнал на квадратурный модулятор, где интерполированные данные
Режим однотонального генератора позволяет устройству работать как проперемножаются, а затем складываются, получая таким образом, цифровой квадграммируемому синусоидальному генератору.
ратурный модулированный сигнал. Этот сигнал проходит через инверсный sincфильтр (опционально) и выходной масштабирующий умножитель. Затем он поКЛГЯ.431322.600ТО
ступает на 14-ти разрядный ЦАП, для получения
выходного аналогового квад-
Изм Лист
№ докум.
Подп. Дата
.Разраб.
Гаврилов
ратурного
модулированного
Пров.
Алексеев
Литера
сигнала. Микросхема
К1307 ПП1Т.
Режим однотонального генератора.
Техническое
описание.
КЛГЯ.431322.600ТО
Н. контр. Найденова
Изм
Утв. Лист
.
№ докум.
Подп.
Дата
Лист
2
Листов
14
Лист
2
В этом режиме работы оба каскада обработки I и Q данных неактивны.
Внутреннее ядро DDS выдает моногармонический сигнал, в соответствие со
словом задания частоты. Амплитуда синусоиды на выходе DDS может быть изменена с помощью 14-и битного масштабирующего умножителя.
В режиме однотонального генератора доступна функция амлитудной манипуляции (OSK), и позволяющая изменять коэффициент умножения между 0 и
произвольным установленным значением через программируемые интервалы
времени.
Режим интерполирующего ЦАП.
В режиме интерполирующего ЦАП блок DDS отключен. В этом режиме данные на вход СБИС передаются с частотой меньшей частоты дискретизации
ЦАП. Каскад цифровых интерполирующих фильтров повышает частоту дискретизации до частоты дискретизации ЦАП в соответствии с программноустанавливаемым коэффициентом интерполяции, при этом спектр входного
Подпись и дата
сигнала остается практически неизменным.
При работе в режиме интерполирующего ЦАП отключен каскад фильтров квадратурной составляющей (Q), DDS и модулятор. Активен только
каскад обработки синфазной составляющей (I). Как и в режиме квадратурла.
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
ного модулятора, ножка PDCLK выполняет роль выхода тактового сигна-
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
3
Инв. № подл.
Лист
Изм Лист
.
№ докум.
Подп.
Дата
КЛГЯ.431322.600ТО
4
Подпись и дата
Взам. инв. №
Подпись и дата
Рисунок 1 . Структурная схема СБИС.
Инв. № дубл.
Адрес
№№
Бит7
0х0
31-24
RAM
Enable
23-16
OSK
control
Бит6
0х1
ISINC
enable
Подпись и дата
Инв. № дубл.
Взам. инв. №
Бит1
open
Phase
ACC
clear
Refclk
Power
Down
Aux
DAC
Power
Down
Ext
Power
Down
Control
0
Sine
select
0
OSK
enable
Select
AutoOSK
0
SDIO
Input
Only
LSB
First
0
BFI
Active
BFI Bit
Order
0
23-16
Internal
IO
Update
Active
SYNC
CLK
Enable
Read 0
Effective
FTW
IO Update Rate
Control
Pdclk
Rate
control
Data
Format
Pdclk
Enable
Auto
Power
Down
Enable
Значени
е после
сброса
Operating Mode
Clear
CIC
Phase
ACC
auto
clear
Бит0
31-24
Pdclk
Invert
TxEn
Invert
Q-First
Data
ASM
Hold
31-24
15-8
VCO SEL
0
Icp
Refclk
input
Driver
Bypass
0
0
DRV0
0
Refclk
input
Divider
Reset
7-0
PLL
Enable
N
0
0
31-24
0
23-16
0
15-0
0
7-0
Подпись и дата
Бит2
DAC
Power
Down
23-16
0xE 0x15
Бит3
Digital
Power
Down
7-0
0х3
Бит4
7-0
15-8
0х2
Бит5
RAM
Dest
15-8
Инв. № подл.
0
Таблица 1 Карта регистров.
FSC
63-56
Amplitude Scale Factor [13:8]
0
0
55-48
Amplitude Scale Factor [7:0]
0
47-40
Phase Offset Word [15:8]
0
39-32
Phase Offset Word [7:0]
0
31-24
Frequency Tuning Word [31:24]
0
23-16
Frequency Tuning Word [23:16]
0
15-8
Frequency Tuning Word [15:8]
0
7:0
Frequency Tuning Word [7:0]
0
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
5
Продолжение таблицы 1
63-56
CCI Interpolation Rate[7:2]
0xE –
0x15 *
Spectral
Invert
Inverse
CCI
Bypass
55-48
Output Scale Factor
0
47-40
Phase Offset Word [15:8]
0
39-32
Phase Offset Word [7:0]
0
31-24
Frequency Tuning Word [31:24]
0
23-16
Frequency Tuning Word [23:16]
0
0
0x16
15-8
Frequency Tuning Word [15:8]
0
7:0
Frequency Tuning Word [7:0]
0
31-24
0
23-16
RAM WORD [31:0]
15-8
7:0
0x18
15-8
GPIO Configuration
15-8
GPIO Data
7-0
Подпись и дата
0
0
7-0
0x19
0
0
0
0
0
Примечание - *Управляющие регистры для работы в режимах находятся
по тем же адресам, что и для режима однотонального генератора.
Описание управляющих битов регистров.
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
RAM Enable :
лог. 1- разрешает работу ОЗУ;
лог 0 - запрещает работу ОЗУ.
RAM Dest:
лог 0 – выходные данные ОЗУ поступают на вход предварительных умножителей;
лог 1 – выходные данные ОЗУ поступают на вход цифровых фильтров.
Operation Mode:
00 – включен режим квадратурного модулятора;
01 -включен режим однотонального генератора;
1х- включен режим интреполирующего ЦАП.
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
6
OSK control :
0 – ножка OSK СБИС отключена;
1 – включен режим ручного управления амплитудной манипуляцией.
ISINC enable :
0 – ISINC фильтр выключен;
1 – ISINC фильтр включен.
Clear CIC :
0 – нормальный режим работы CIC фильтра;
1 – сброс CIC фильтра.
Sine Select :
0 – в режиме однотонального генератора на выход подается сигнал
«cos»;
1 – в режиме однотонального генератора на выход подается сигнал «sin».
Phase ACC auto clear :
0 – нормальный режим работы фазового аккумулятора синтезатора частот;
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
Подпись и дата
1 – включен автоматический сброс фазового аккумулятора при появлении
сигнала на IO_UPDATE.
Phase ACC clear:
0 – нормальный режим работы фазового аккумулятора синтезатора частот;
1 – асинхронный сброс фазового аккумулятора.
Select Auto-OSK:
0 –блока амплитудной манипуляции выключен;
1 –блока амплитудной манипуляции включен;
Digital Power Down –
0 – нормальный режим работы
1 - выключение тактового сигнала цифровой части схемы;
DAC Power Down :
0 – нормальный режим работы
1 - выключение тактового сигнала и схемы смещения основного ЦАП;
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
7
Refclk Power Down :
0 – нормальный режим работы
1 - выключение схемы драйвера тактового сигнала и блока ФАПЧ;
Aux DAC Power Down :
0 – нормальный режим работы
1 - выключение тактового сигнала и схемы смещения вспомогательного
ЦАП;
Ext Power Down Control - выбор режима потребления при появлении сигнала
на линии PWRDWN;
Auto Power Down Enable - разрешение автоматического включения спящего
режима при отсутствии данных на входе ИС;
SDIO Input Only –
0 – включен 3-х проводной интерфейс
1 - включен 4-х проводной интерфейс
выбор трех/четырех проводного интерфейса SPI;
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
Подпись и дата
LSB first –
0 – данные по SPI передаются старшим битов вперед
1 – данные по SPI передаются младшим битов вперед
BFI Active –
0 – данные передаются по 18-и разрядной параллельной шине
1 – разрешена загрузка данных в СБИС по последовательному интерфейсу
BFI Bit Order:
0 – при загрузке данных по последовательному интерфейсу первым
передается старший бит.
1 – при загрузке данных по последовательному интерфейсу первым
передается младший бит.
Internal IO Update Active:
- включение/выключение блока автоматического обновления данных;
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
8
SYNC CLK Enable- разрешение/запрещение вывода тактового сигнала на
ножку SYNC-CLK;
Read Effective FTW0 – при чтении значения слова задания частоты возвращается значения
регистра 0хЕ-0х15
1 – при чтении значения слова задания частоты возвращается значения
фазового аккумулятора синтезатора частот.
IO Update Rate Control - выбор режима работы таймера блока
автоматического обновления данных;
Data Format - выбор формата загрузки данных;
Pdclk Enable :
0 – вывод тактового сигнала на ножку PDCLK запрещен
1 – вывод тактового сигнала на ножку PDCLK разрешен
Pdclk Invert - включение/выключение инвертирования сигнала на ножке
PDCLK;
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
Подпись и дата
TxEn Invert :
0 – активный уровень сигнала TxEnable - лог. 1.
1 – активный уровень сигнала TxEnable - лог. 0.
Q-First :
0 – при параллельной загрузке данных первым следует отсчет синфазной
составляющей.
1 – при параллельной загрузке данных первым следует отсчет квадратурной
составляющей.
Data ASM Hold :
0 – после сброса сигнала TxEnable, на выходе блока форматировання данных
устанавливается 0
1 – после сброса сигнала TxEnable, на выходе блока форматировання данных
устанавливается последний записанный отсчет.
DRV0 – управление режимом работы выходного тактового сигнала;
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
9
VCO SEL - выбор частотного диапазона ГУН схемы ФАПЧ;
Icp – выбор силы тока схемы подкачки заряда в ФАПЧ;
Refclk input Driver Bypass :
0 –делитель входного тактового сигнала включен
0 –делитель входного тактового сигнала выключен
Refclk input Divider Reset :
0 – нормальный режим работы
1 - сброс делителя тактового сигнала;
PLL Enable:
0 – схема ФАПЧ отключена
1 – схема ФАПЧ включена
N - выбор делителя в цепи обратной связи ФАПЧ;
FSC - задание кода вспомогательного ЦАП;
Amplitude Scale Factor - коэффициент умножения на выходе синтезатора
частот;
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
Подпись и дата
Phase Offset Word - фазовое смешение в схеме цифрового синтезатора
частот;
Frequency Tuning Word - слово задания частоты в схеме цифрового
синтезатора частот;
CCI Interpolation Rate - выбор коэффициента интерполяции CIC фильтра;
Spectral Invert :
0 – при модуляции перенос производится в сторону увеличения частоты
относительно несущей.
1 – при модуляции перенос производится в сторону уменьшения частоты
относительно несущей.
Inverse CIC Bypass –
0 – Inverse CIC фильтр включен
1 – Inverse CIC фильтр выключен
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
10
Output Scale Factor - коэффициент умножения на выходе схемы;
Phase Offset Word - фазовое смешение в схеме цифрового синтезатора
частот;
Frequency Tuning Word - слово задания частоты в схеме цифрового
синтезатора частот
RAM WORD [31:0] – Регистр загрузки и чтения данных в/из ОЗУ.
GPIO Configuration – Регистр управления направлением цифровых
линиий ввода/вывода.
GPIO Data – Регистр данных цифровых линий ввода/вывода.
Конфигурация микросхемы производится посредством записи в
регистры, указанные в таблице 1 через SPI-порт. Каждый цикл записи
должен завершаться подачей импульса на ножку «IO_Update». Возможна
одиночная запись в регистры, либо запись всей карты регистров. При
возникновении ошибки синхронизации с «SPI СБИС» сброс конечного
данных», производится подачей «лог.1» на «Reset_IO».
Типовая схема включения микросхемы представлена на рис. 2. В качестве
источника данных служит либо программируемая логическая интегральная
схема (ПЛИС), либо цифровой сигнальный процессор (ЦСП).
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
Подпись и дата
автомата последовательного интерфейса, отвечающего за «запись/чтение
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
11
Инв. № подл.
Лист
Изм Лист
.
№ докум.
Подп.
Дата
КЛГЯ.431322.600ТО
12
Подпись и дата
Взам. инв. №
Подпись и дата
Рисунок 2 – Типовая схема включения микросхемы.
Инв. № дубл.
D
– микросхема;
X1
– генераторы импульсов HC49SDLF – 25 МГц ± 10%;
R1
– Чип резистор 0402 49,9 Ом ± 1%;
R2,R3
– Чип резистор0402 24,9 Ом ± 1%;
R4…R8
– Чип резистор 0402 0 Ом;
R9
– Чип резистор 0805 10 кОм ± 1%;
R10…R14 – Чип резистор 0402 0 Ом;
R15…R17 – Чип резистор 0402 49,9 Ом ± 5%;
Подпись и дата
R18…R20 – Чип резистор 0402 0 Ом;
С1, С2
– Чип конденсатор 0402 0,1мкФ ± 10%;
С3, С4
– Чип конденсатор 0402 39пФ ± 10%;
С5
– Чип конденсатор 0402 30нФ ± 10%;
С6
– Чип конденсатор 0603 30нФ ± 10%;
С7
– Чип конденсатор 0603 0,1нФ ± 10%;
С8, С9
– Чип конденсатор 0402 3,3пФ ± 5%;
С10…С13 – Чип конденсатор 0402 6,4пФ ± 5%;
L1
– Чип индуктивность 0402 24нГн;
Инв. № дубл.
L2
– Чип индуктивность 0402 32нГн;
L3
– Чип индуктивность 0402 24нГн;
T1
– Трансформатор ETC1_1_13 4.5-3000MHz или аналогичный;
Взам. инв. №
С14, С15 – Чип конденсатор 0402 3,3пФ ± 5%;
T2
– Трансформатор ADT1-1WT 0.4-800MHz или аналогичный;
J1
– Переключатель на 2 положения TSW-103-07-S-S или аналогич-
Инв. № подл.
Подпись и дата
ный.
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
13
Лист регистрации изменений
Номера листов (страниц)
новых
аннулированных
№ докум.
Входящий №
сопроводительного
докум.
и дата
Подп.
Дата
Инв. № подл.
Подпись и дата
Взам. инв. №
Инв. № дубл.
Подпись и дата
Изм. изме- заменённённых
ных
Всего
листов
(страниц)
в докум.
Лист
КЛГЯ.431322.600ТО
Изм Лист
.
№ докум.
Подп.
Дата
14