Счётчики

Лекция. Счетчики импульсов
Основные определения и виды счетчиков. Счетчиком называют
цифровое устройство, предназначенное для подсчета числа импульсов. В
процессе работы счетчик последовательно изменяет свое состояние в
определенном порядке. Длина списка разрешенных состояний счетчика
называется модулем счета Кс. Одно из возможных состояний счетчика
принимается за начальное. Если счетчик начал счет от начального состояния,
то каждый импульс, кратный модулю счета Кс, снова устанавливает счетчик
в начальное состояние, а на выходе счетчика появляется сигнал переноса Р
(или займа Z).
Последовательность внутренних состояний счетчика можно кодировать
различными способами. Чаще всего используют двоичное (двоичные
счетчики) или двоично-десятичное (декадные счетчики) кодирование. Кроме
этого находят применение счетчики с одинарным кодированием, когда
состояние счетчика представлено местом расположения одной-единственной
единицы или одного единственного нуля (кольцевые счетчики), и унитарное
кодирование, когда состояние счетчика представлено числом единиц или
нулей (счетчики Джонсона).
Если коды расположены в возрастающем порядке, то счетчик называют
суммирующим (Up-counter). Счетчики, у которых коды расположены в
убывающем порядке, называют вычитающими (Down-counter), а счетчики, у
которых направление перебора кода может изменяться, называют
реверсивными (Up/Down counter).
Если для работы счетчика требуется наличие синхросигнала, то такой
счетчик называют синхронным. Счетчики, которые работают без
синхросигналов, называют асинхронными.
Счетчики могут быть с предварительной установкой и без нее. Для
предварительной установки начального состояния счетчика используются
специальные входы предустановки. Установка начального состояния
счетчика производится только по специальной команде записи. Во время
работы счетчика в счетном режиме входы предустановки блокируются и на
работу счетчика не влияют. Счетчики с предварительной установкой
называют также программируемыми, так как они позволяют изменять
модуль счета Кс, который можно рассчитать по формуле
KC  Sn  2n  Sn1  2n1  ...  S2  22  S1  21  S0  20
(1)
Sn=0 или 1.
По структуре счетчики делятся на последовательные (каскадные),
параллельные и параллельно-последовательные, которые отличаются
способом подачи счетных импульсов на входы разрядов счетчика. В
последовательном счетчике счетные импульсы поступают только на вход
первого разряда, а с его выхода переходят на вход второго разряда. Таким
1
образом, вход каждого последующего разряда счетчика соединен с выходом
предыдущего. В параллельном счетчике счетные импульсы одновременно
поступают на входы всех разрядов счетчика, однако благодаря внутренней
организации счетчика каждому счетному импульсу соответствует
срабатывание только определенных разрядов.
Для получения больших значений модуля пересчета используют
каскадное соединение параллельных счетчиков. Такие параллельнопоследовательные счетчики имеют более высокое быстродействие, чем
последовательные, и требуют меньших аппаратурных затрат,
Обобщенная схема счетчика приведена на рис.1. Счетчик СТ можно
представить в общем случае как устройство, которое содержит входную
логику, управляющую работой счетчика, и выходную логику, которая
используется для указания окончания счета или формирования-сигнала
переноса P. Для приведения счетчика в начальное состояние используется
сигнал сброса, поступающий на вход R.
Рис.1. Обобщенная схема счетчика импульсов
Параллельный код для предварительной установки счетчика поступает на
входы S0…Sn. Сигнал разрешения параллельной загрузки М останавливает
счет и позволяет подготовленным на входах S0…Sn данным загрузиться в
счетчик в момент прихода очередного тактового импульса С. Счетчик
считает тактовые импульсы, поступающие на вход С, если присутствует
сигнал разрешения счета на входе V.
Выходными сигналами счетчика обычно являются сигналы, снимаемые с
выходов отдельных разрядов Q0…Qn, сигнал окончания счета или сигнал
переноса Р(Z).
Асинхронные счетчики. Асинхронный суммирующий счетчик можно
выполнить на счетных триггерах любого типа. В большинстве случаев для
этих целей используют JK или D-триггеры в счетном режиме. Простейший
четырехразрядный счетчик на D-триггерах состоит из соединенных
2
последовательно четырех счетных триггеров, таким образом, что выход QK ,
каждого триггера соединен с входом CK 1 последующего (рис.2а) При
поступлении счетных импульсов на вход C1 триггеры счетчика будут
изменять свои состояния, описываемые последовательно возрастающими
двоичными числами. В табл.1 приведена последовательность состояния
выходов триггеров такого счетчика.
а
б
в
Рис.2. Схема асинхронного суммирующего счетчика на D-триггерах (а),
графики его выходных сигналов (б) и схема переноса (в)
3
Таблица 1
Состояния выходов четырехразрядного асинхронного двоичного счетчика
n
Q4
Q3
Q2
Q1
n
Q4
Q3
Q2
Q1
0
0
0
0
0
8
1
0
0
0
1
0
0
0
1
9
1
0
0
1
2
0
0
1
0
10
1
0
1
0
3
0
0
1
1
11
1
0
1
1
4
0
1
0
0
12
1
1
0
0
5
0
1
0
1
13
1
1
0
1
6
0
1
1
0
14
1
1
1
0
7
0
1
1
1
15
1
1
1
1
Для приведения счетчика в начальное состояние используется сигнал
сброса R, поступающий одновременно на все входы R триггеров.
При построении асинхронного вычитающего счетчика достаточно
заменить выходы Q триггеров на прямые выходы Q. В этом случае при
поступлении импульса сброса R на всех выходах счетчика установятся
единичные уровни, а при поступлении счетных импульсов на вход C1
триггеры счетчика будут изменять свои состояния, описываемые
последовательно убывающими двоичными числами.
Для построения асинхронного реверсивного счетчика, который может
работать как а режиме суммирования, так и в режиме вычитания, можно с
помощью логической схемы обеспечить подачу сигналов с инверсного
выхода Q при суммировании или с прямого выхода Q при вычитании от
предыдущего, триггера на счетный вход последующего, как показано на
рис.2в. Эта схема включается между выходом одного разряда счетчика и
входом другого и, в зависимости от управляющих сигналов - сложение (U)
или вычитание (D), на вход последующего разряда поступает сигнал
переноса Р или сигнал займа Z.
В асинхронном счетчике с приходом каждого последующего импульса на
вход C1 переключаются сразу несколько триггеров. Однако переключение
этих триггеров происходит не одновременно, а с некоторой задержкой
относительно друг друга. Это приводит к задержке в установлении
выходного кода после поступления счетного импульса на вход C1. При
большом числе разрядов счетчика задержка выходного сигнала может быть
значительной и сравнимой с периодом поступления счетных импульсов на
вход C1.
Как видно из временных диаграмм, приведенных на рис.2б, триггеры в
асинхронном последовательном счетчике работают с различной частотой
4
переключения. Максимальную частоту имеет первый триггер, а частоты
переключения каждого последующего триггера вдвое меньше. Поэтому в
качестве первого триггера нужно использовать самый быстродействующий
триггер, а быстродействие других триггеров может быть ниже. Для
повышения быстродействия можно также использовать ускоренное
формирование сигнала переноса между разрядами счётчика.
Синхронные счетчики. Для построения синхронных счетчиков
используют различные типы счетных синхронных триггеров. Схемы
одноразрядных синхронных счетчиков приведены на рис.3. Эти схемы
реализованы на синхронных счетных триггерах и логических элементах И
для формирования сигналов переноса Р или займа Z. Схема одноразрядного
синхронного суммирующего счетчика, приведенная на рис.3а, реализована
подключением счетного входа С к счетному входу триггера, а для
формирования сигнала переноса Р использовано логическое произведение
сигнала разрешения счета V и выходного сигнала Q, т.е. Р=VQ.
Переключение триггера происходит по положительному перепаду сигнала на
входе С и при наличии сигнала разрешения на входе V. При этом на выходе
триггера Q и выходе переноса Р устанавливаются уровни логической
единицы. При отрицательном перепаде сигнала на входе С состояние
триггера не изменяется. Очередное переключение триггера произойдет
только по новому положительному перепаду импульса на входе С, при
наличии сигнала разрешения на входе V. Таким образом, счетная ячейка
обеспечивает синхронное деление на два частоты входных импульсов.
а
б
Рис.3. Схемы одноразрядных синхронных счетчиков, суммирующего (а) и
вычитающего (б)
Двоичная вычитающая ячейка отличается от суммирующей тем, что
прямой выход Q заменен на инверсный выход Q. На выходе такой ячейки
5
формируется сигнал займа Z== VQ.
Одноразрядный реверсивный счетчик реализуется по схеме, приведенной
на рис.4. Для изменения направления счета информирования; сигналов
переноса или займа использована логическая схема 2И-ИЛИ. Для изменения
направления счета введен специальный вход U/D (Up/Down): при U/D= 1
схема является суммирующим счетчиком, а при U/D= 0 она переходит в
режим вычитания. Использование этих ячеек позволяет реализовать
многоразрядные синхронные счетчики.
Рис.4. Одноразрядный синхронный реверсивный счетчик
Схема четырехразрядного суммирующего двоичного синхронного
счетчика с параллельным переносом приведена на рис.5. Она отличается от
счетчиков с каскадным соединением разрядов тем, что счетные импульсы
поступают на тактовые входы С всех триггеров счетчика одновременно. При
этом сигналы разрешения счета формируются в логических элементах И как
произведение сигнала разрешения счета V и сигналов Q с прямых выходов
всех предыдущих триггеров.
Рис.5. Схема четырехразрядного синхронного счетчика с параллельным переносом
Быстродействие счетчиков с параллельным переносом выше
быстродействия декадных счетчиков. Минимальный период следования
синхроимпульсов определяется суммой
6
Tсч   T   Л
(2)
где т - время задержки триггера, л - время задержки логической схемы. По
сравнению с последовательным счетчиком максимальная частота счета
параллельного счетчика увеличивается примерно в (n-1) раз и не зависит от
числа каскадов. В некоторых случаях функцию логических элементов можно
реализовать на внутренних элементах триггера, тогда можно считать, что
л=0 и быстродействие счетчика зависит только от задержки триггера, т.е.
Tсч   T .
Регистры сдвига. Триггерным регистром сдвига называют совокупность
триггеров с определенными связями между ними, при которых они
действуют как единое устройство. В регистрах сдвига организация этих
связей такова, что при подаче тактового импульса, общего для всех
триггеров, выходное состояние каждого триггера сдвигается в соседний. В
зависимости от организации связей этот сдвиг может происходить влево или
вправо:
Q2  Q1 , Q3  Q2 , Q4  Q3 ,...,Qn  Qn1
- сдвиг влево,
Q1  Q2 , Q2  Q3 , Q3  Q4 ,...,Qn1  Qn
- сдвиг вправо.
Ввод информации и регистр может выполняться различными способами,
однако наиболее часто используют параллельный или последовательный
ввод при которых ввод двоичного числа осуществляется или одновременно
во все разряды регистра, или последовательно во времени по отдельным
разрядам. В счетчиках импульсов находят применение сдвигающие регистры
с последовательным вводом и выводом и со сдвигом вправо. На рис.6 а
приведена схема четырехразрядного регистра сдвига, выполненного на RSтриггерах. В этой схеме каждый выход Q триггера соединен со входом S
последующего разряда, а каждый выход Q — входом R. Тактовые входы
всех триггеров соединены вместе, и поступление сигнала синхронизации
осуществляется одним общим импульсом через логический элемент И-НЕ
(DD7). Состояние первого триггера определяется входными сигналами на
входах Х1 и X2 логического элемента И-НЕ (DD5). На вход Х1 подается
текущая информация, а на вход Х2 сигнал разрешения ее передачи.
Логические элемент НЕ (DD6) используется для инвертирования входного
сигнала, подаваемого на вход S.
7
Рис.6. Схема регистра сдвига (а) и его выходные сигналы (б)
На рис.6б приведены временные диаграммы выходных сигналов
триггеров, а в табл.2 — состояния регистра сдвига при записи в первый
разряд регистра единичного сигнала. Если при поступлении первого
тактового импульса на входах Х1 и X2 установлены сигналы Х1=X2=l,
которые затем снимаются к приходу второго тактового импульса, то в
результате в первый триггер будет записан сигнал Q1=l. С приходом второго
тактового импульса в первый триггер будет записан сигнал Q1=0, а на выходе
второго триггера появится сигнал Q2=1, который перед этим был на выходе
первого триггера. При поступлении последующих тактовых импульсов
единичный сигнал перемещается последовательно в третий и четвертый
триггеры, после чего все триггеры устанавливаются в нулевое состояние.
Таблица 2
Состояние выходов четырехразрядного счетчика Джонсона
п
Q4
Q3
Q2
Q1
0
1
0
0
0
1
0
1
0
0
2
0
0
1
0
3
0
0
0
1
Сдвиговые регистры можно реализовать также на -D-триггерах или JKтриггерах. Для всех регистров сдвига характерны следующие положения: 1)
8
необходима предварительная установка исходного состояние и ввод единицы
в первый триггер и 2) для регистра из п триггеров после поступления п
входных тактовых импульсов первоначально введенная единица выводится,
вследствие чего прямые выходы всех регистров оказывается в нулевом
состоянии.
Интегральные микросхемы регистров сдвига бывают реверсивными, т.е.
выполняющими сдвиг в любом направлении вправо или влево. Направление
сдвига определяется значением управляющего сигнала. Регистры сдвига
применяют
в
качестве
запоминающих
устройств,
в
качестве
преобразователей последовательного кода в параллельный, в качестве
устройств задержки и счетчиков импульсов.
Применение регистров сдвига в качестве счетчиков очень неэкономично,
так как модуль счета КC=п, в то время как для двоичных счетчиков Кс=2n.
Кольцевые счетчики. Распространенной разновидностью параллельных
счетчиков являются кольцевые счетчики, выполненные на базе регистров
сдвига. Простейшая схема кольцевого счетчика получается при замыкании
прямого выхода регистра сдвига с его входом. В таком счетчике единица,
записанная в регистр на первом такте, с выхода Qn счетчика снова попадает
на его вход и далее весь цикл повторяется. Модуль счета такого кольцевого
счетчика имеет то же значение, что и регистр сдвига, т.е. КC=п. Для
увеличения модуля счета можно или увеличивать количество триггеров в
кольце, или включать счетчики последовательно. Так, например, счетчик на
10 импульсов (КC=10) можно реализовать последовательным соединением
одного счетного триггера и кольцевого счетчика из пяти триггеров.
Рис.7. Четырехразрядный кольцевой счетчик на RS-триггерах
Основным недостатком кольцевых счетчиков является их низкая
помехозащищенность. Например, если под действием помехи исчезнет
записанная в счетчик единица, то все триггеры окажутся в нулевом
состоянии и счетчик работать не сможет. Для устранения подобных сбоев
используются различные способы коррекции состояния счетчика. Схема
счетчика с автоматической коррекцией состояния приведена на рис.8. В этой
схеме независимо от того, в каком состоянии после включения окажутся
9
триггеры, после четырех тактовых импульсов на входе С установится
требуемое выходное состояние (1000).
Рис.8. Схема кольцевого счетчика с автоматической коррекцией начального состояния.
Интегральные микросхемы счетчиков. Промышленность, выпускает
большое количество интегральных микросхем счетчиков, построенных на
транзисторно-транзисторной логике (ТТЛ), эмиттерно-связанной логике
(ЭСЛ) и комплементарных полевых транзисторах (КМОП). В табл. 14.5
приведены основные типы счетчиков различных серий интегральных
микросхем. Условное обозначение интегральных микросхем счетчиков
состоит из обозначения серии (трех или четырех цифр), функционального
назначения (двух букв ИЕ) и порядкового номера разработки (от одной до
трех цифр).
Основные параметры интегральных микросхем счетчиков можно
разделить на две группы: статические и динамические. К статическим
параметрам относятся: входное напряжение высокого Uвх1 и низкого Uвх0
уровней, ток потребления OT источника питания, напряжение питания,
коэффициент разветвления Кр и модуль счета Кс. К динамическим
параметрам счетчиков относятся: время 0,1 переключения из низкого уровня
в высокий, время переключения 1,0 из высокого уровня в низкий и
максимальная частота счета fmax. Большинство перечисленных параметров
определяется серией микросхем и типом применяемой логики.
Интегральные микросхемы регистров. В наименовании регистров их
функциональное назначение обозначается буквами ИР. В остальном
условное обозначение регистров совпадает с обозначением счетчиков.
10