Лабораторная работа №1

Лабораторная работа №1
Цель работы: Построение дешифраторов и шифраторов комбинационного типа
1.Приборы и оборудование
Данная лабораторная работа и все последующие выполняются на лабораторном стенде УМП-М.
1.1. Наборное поле стенда состоит из набора изучаемых элементов и
устройств; задающего блока, являющегося источником синхроимпульсов; блока питания.
1.2. Набор элементов и устройств цифровой техники включает в себя интегральные микросхемы серии К155(КМ155), К555(КМ555), К531(КМ531) следующих типов:
Логические элементы:
- “И-НЕ” (К155ЛА1 4-входовые) – 2 шт.
- “И-НЕ” (К155ЛА4 3-входовые) – 6 шт.
- “И-НЕ” (К155ЛА3 2-входовые) – 4 шт.
- “И ”
(К155ЛИ1 2-входовые) – 4 шт.
- “ИЛИ” (К155ЛЛ1 2-входовые) – 4 шт.
- “ИЛИ-НЕ” (К155ЛЕ4 3-входовые) – 3 шт.
- “Неравнозначность” (К155ЛП5) – 4 шт.
- “Повторитель” с тремя состояниями выхода (К155ЛП8) - 4 шт.
- “И-ИЛИ-НЕ” (К155ЛР1)
- “Расширитель” (К155ЛД1)
- “ИЛИ-НЕ” (К155ЛЕ4 3-входовые) – 3 шт.
- “JK-триггер” (К155ТВ1) – 4 шт.
- “D -триггер” (К155ТМ2) – 4 шт.
1
Устройства цифровой техники:
- сдвоенный дешифратор К155ИД4,
- дешифратор КР155ИД7,
- сдвоенный мультиплексор К155КП2,
- мультиплексор на восемь каналов К155КП7,
- мультиплексор с тремя состояниями выхода КР531КП11,
- синхронный десятинный счетчик КМ555ИЕ9,
- реверсивный двоичный счетчик КМ555ИЕ13.
1.3. Блок задающий содержит:
Генератор синхроимпульсов, вырабатывающий две неперекрывающиеся
импульсные последовательность с частотой 500 кГц.
Генератор одиночных импульсов вырабатывает один импульс при нажатии кнопки ПУСК и при наличии сигнала синхронизации на входе СИНХ.
Два переключательных регистра, которые вырабатывают на своих гнездах
потенциальные уровни логической “1” и логического “0”. Если кнопка регистра
не нажата, то на верхнем гнезде пары уровень логической единицы, на нижнем
– логический нуль. При нажатой кнопке на верхнем гнезде устанавливается
уровень логического нуля, на нижнем – логический единицы.
Источником входных сигналов, кроме сигналов, вырабатываемых задающим блоком, могут служить логические уровни с выходов логических элементов.
К гнездам, обозначенным “+”, подключено напряжение +5 В через резистор 1 кОм, к гнездам, обозначенным ””, подключен вывод “Общий” источника
питания. Эти гнезда также могут служить источником логических “0” и ”1”.
1.4. Для всех элементов наборного поля уровень “1” представлен потенциалом от +2,4 В до +5 В; уровень “0” – от 0 В до 0,4 В. Наличие незадействованного входа на элементе И-НЕ равносильно подаче на него логической “1”
2
1.5. При подключении одного расширителя к одному расширяемому элементу время включения и выключения увеличивается на 5 нс. Максимальное
число входов “ИЛИ” вместе с расширителями не должно превышать восьми
1.6. Кроме стационарных блоков наборного поля в комплекте установки
предусмотрен установочный блок, который обеспечивает возможность установки в нем микросхем по желанию пользователя. Микросхемы должны быть
в стандартных корпусах (пластмассовых или керамических) с перпендикулярными выводами. Шаг выводов – 2,5 мм. Количество выводов не более 16.
Микросхемы должны иметь номинальное питание +5 В. В блоке имеется возможность с помощью перемычек подключать источник питания к следующим
выводам: ”4”, ”5”, ”14”, ”16”; “общий” к выводам ”7”, ”8”, ”10”, ”12”.
1.7.Индикация состояния исследуемых элементов осуществляется с помощью восьми светодиодов, а также светодиодов, подключенных непосредственно к выходам триггеров. Светодиод загорается при подаче на него логической “1”. Для снятия временных диаграмм можно использовать осциллограф.
2. Пояснение и порядок выполнения работы.
2.1. Построить дешифратор, преобразующий трехразрядный двоичный
код на входе в десятичный на выходе.
Дешифратором (декодером) называется комбинационное логическое
устройство для преобразования чисел из двоичной системы счисления в десятичную. Суть преобразования заключается в том, то при подаче на вход двоичного кода активный сигнал (“1” или “0”) появляется только на одном выходе,
порядковый десятичный номер которого является двоичным эквивалентом поданного числа. Если число выходов дешифратора 𝑚 связано с числом входов
𝑛 соотношением m = 2n,то дешифратор называется полным. Если m < 2n , дешифратор называется неполным.
Условное графическое обозначение дешифратора приведено на рис.1.
3
4
y0
y1
y2
y3
y4
y5
y6
y7
Рис.1 Условное графическое
обозначение дешифратора
x2
x1
x0
DC 0
1
1
2
3
2
4
5
4
6
7
1
1
1
1
4
5
6
7
0
2
0
0
1
3
0
x2
1
1
0
0
1
1
0
0
x1
1
0
1
0
1
0
1
0
x1
Двоичный код
0
п.п.
№
0
0
0
0
0
0
0
1
y0
0
0
0
0
0
0
1
0
y1
0
0
0
0
0
1
0
0
y2
0
0
0
0
1
0
0
0
y3
0
0
0
1
0
0
0
0
y4
0
0
1
0
0
0
0
0
y5
Десятичный код
0
1
0
0
0
0
0
0
y6
1
0
0
0
0
0
0
0
y7
Таблица 1
2.1.1 По таблице истинности 1, задающий закон функционирования дешифратора, составить Булевы выражения в СДНФ.
2.1.2. По полученным выражениям начертить функциональную схему дешифратора согласно, для которого активным сигналом является 1.
2.1.3 Составить таблицу истинности работы дешифратора для которого активный сигналом является “0”. Записать Булевы выражения в СКНФ.
2.1.4. Записать полученные функции в базисе И-НЕ, используя закон Де-Моргана.
2.1.5. Начертить функциональную схему дешифратора в базисе И-НЕ с собрать схему на стенде. Проверить работу дешифратора по таблице истинности.
Значения аргументов набираются на переключательном регистре с помощью
светодиодов.
2.2. Построить шифратор, преобразующий десятичный код на входе в
двоичный на выходе.
Условное графическое обозначение шифратора преобразующего десятичные числа от 0 до 7 в двоично-десятичный код, приведено на рис.2. Входом
шифратора последовательно присваивающая значение десятичных чисел, поэтому подача активного логического сигнала (1 или 0) на один из входов воспринимается шифратором как подача соответствующего десятичного числа.
Этот сигнал преобразуется на выходе шифратора в двоичный код. Согласно
сказанному, если шифратор имеет n выходов, то числа его входов должно быть
не более, чем 2n. Шифратор, имеющий 2n входов и n выходов называется
полным. Если число выходов шифратора меньше 2n, то он называется неполным. Основное применение шифратора в цифровых системах – это введение
первичной информации с клавиатуры. При нажатии любой клавиши на соответствующий вход шифратора подается сигнал логический 1,который и преобразуется на выходе в двоично-десятичный код. Схема ввода информации приведено на рис.2.
5
6
0 CD
1
1
2
3
2
4
5
4
6
7
y2
y1
y0
Рис.2 Условное графическое
обозначение шифратора
x0
x1
x2
x3
x4
x5
x6
x7
x0
x1
x2
x3
x4
x5
x6
x7
x8
x9
0 CD
1
1
2
3
2
4
5
4
6
7
8
8
9
y3
y2
y1
y0
Рис.3 Схема ввода информации с клавиатуры
“1”
0
6
0
0
5
7
0
0
4
3
0
0
1
2
0
y3
0
Десятичный
код
1
1
1
1
0
0
0
0
y2
1
1
0
0
1
1
0
0
y1
Двоичный код
1
0
1
0
1
0
1
0
y0
Таблица 2
2.2.1. По таблице истинности 2 составить Булевы выражения.
2.2.2. По полученным выражения начертить функциональную схему шифратора
2.2.3. Собрать схему на стенде и проверить её работу. Значение аргументов задавать на переключательном регистре, значения функций контролируются с помощью светодиодов.
2.3. Построить схему приоритетного шифратора
Приоритетный шифратор реагирует на входной сигнал только одного провода, то есть в случае появления активных сигналов на нескольких входах, выходной двоичный код шифратора соответствует номеру “старшего входа”.
Предположим, активные уровни поступили на входы 3, 4, 9 (рис.4). Старший по
номеру вход 9, он обладает приоритетом, поэтому выходной код шифратора
1001.
Рассмотренная выше схема шифратора (п.2.2.) обладает тем недостатком,
что в случае ошибочной подачи сигналов на несколько входов выходной код
может быть случайным.
2.3.1. По таблице истинности 3 для приоритетного шифратора (условное
обозначение на рис 4), преобразующего активный сигнал на одном из восьми
входов (x0 ÷ x7) в двоичный код на выходе (y2÷y0).Составить Булевы выражения
в СДНФ.
2.3.2. Минимизировать Булевы выражения с помощью Карт Карно и записать минимизированные функции.
2.3.3. По полученным выражениям начертить функциональную схему
шифратора.
2.3.4. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре, значения функций
контролируются по светодиодам.
7
8
0
1
x
0
0
1
x
x
1
0
0
0
0
0
x5
x
x
x
1
0
0
0
0
x4
x
x
x
x
1
0
0
0
x3
x
x
x
x
x
1
0
0
x2
x
x
x
x
x
x
1
0
x1
x
x
x
x
x
x
x
1
x0
1
1
1
1
0
0
0
0
y2
1
1
0
0
1
1
0
0
y1
1
0
1
0
1
0
1
0
y0
Десятичный код
Примечание: Символом x обозначено произвольное состояние (0 или 1).
0
0
0
0
0
0
0
0
0
0
x6
x7
Двоичный код
Таблица 3
3. Содержание отчета.
1. Условные графические обозначения дешифраторов и шифраторов.
2. Таблицы истинности дешифраторов и шифраторов.
3. Минимизирующие Карты Карно и Булевы выражения.
4. Реализация Булевых выражений в базисах И-НЕ; ИЛИ-НЕ.
5. Функциональные схемы дешифраторов и шифраторов.
4. Контрольные вопросы.
1. Каково назначение и условное графическое обозначение дешифратора?
2. Что называется полным и неполным дешифратором?
3. Приведите схему дешифратора, преобразующий одну декаду двоичнодесятичного кода на входе в десятинный код на выходе.
4. Каково назначение шифратора?
5. Дайте определения приоритетного шифратора.
6. Построить приоритетный шифратор на 4 входа в базисе И-НЕ.
7. Реализовать на базе дешифратора 3х8 логические функции 𝑦1 = ̅̅̅
𝑥2 ∙ ̅̅̅
𝑥1 ∙ ̅̅̅
𝑥0 +
+𝑥
̅̅̅2 ∙ 𝑥1 ∙ 𝑥0 + 𝑥2 ∙ ̅̅̅
𝑥1 ∙ ̅̅̅
𝑥0 ; 𝑦2 = ̅̅̅
𝑥2 ∙ ̅̅̅
𝑥1 ∙ 𝑥0 + ̅̅̅
𝑥2 ∙ 𝑥1 ∙ 𝑥0 + 𝑥2 ∙ 𝑥1 ∙ 𝑥0 +
+𝑥2 ∙ 𝑥
̅̅̅1 ∙ 𝑥0 , используя один логический элемент.
9
Лабораторная работа №2
Цель работы: Построение преобразователей двоичного кода различного функционального типа. В процессе выполнения работы изучаются
принципы построения преобразователей прямого двоичного кода в обратный, дополнительный, код Грея.
1.Приборы и оборудование
Лабораторная работа выполняется на лабораторном стенде, описание которого дано в лабораторной работе №1.
2. Пояснение и порядок работы.
2.1. Преобразователем кода называется комбинационное логическое
устройство, предназначенное для преобразования числовой информации из одной двоичной системы в другую (из одного двоичного кода в другой). Как и всякое комбинационное устройство, преобразователь кода характеризуется таблицей истинности ставящей в соответствие кодам, подаваемым на вход, коды,
снимаемые с выхода устройства. Следует отметить, что в общем случае число
разрядов входного и выходного кодов может не совпадать. Главное – она должна давать однозначное соответствие различных кодов. Заданная таблица является основанием для синтеза логической структуры конкретного преобразователя.
2.2. Построить преобразователь, преобразующий прямой трехразрядный
двоичный код на входе в обратный на выходе.
Условное графическое обозначение преобразователя прямого трехразрядного кода в обратный приведено на ри.1. Если на вход xi преобразователя поступают положительные числа (ω = 0 – вход для подачи знакового разряда), то с
его выходов yi снимают прямые коды двоичных чисел; если же на входы
xi преобразователя поступают отрицательные числа (ω = 1), то с его выходов
yi снимают обратные коды.
10
знак
ω
x0
x1
x2
x/y
1
1
y0
2
2
y1
4
4
y2
Рис.1 Условное графическое обозначение преобразователя.
Таблица 1
Обратный код
Прямой код
№п.п.
ω
x2
x1
x0
y2
y1
y0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
2
0
0
1
0
0
1
0
3
0
0
1
1
0
1
1
4
0
1
0
0
1
0
0
5
0
1
0
1
1
0
1
6
0
1
1
0
1
1
0
7
0
1
1
1
1
1
1
8
1
0
0
0
1
1
1
9
1
0
0
1
1
1
0
10
1
0
1
0
1
0
1
11
1
0
1
1
1
0
0
12
1
1
0
0
0
1
1
13
1
1
0
1
0
1
0
14
1
1
1
0
0
0
1
15
1
1
1
1
0
0
0
11
2.2.1. По таблице истинности 1 задающей закон функционирования преобразователя, составить Булевы выражения в СДНФ.
2.2.2. Минимизировать Булевы выражения с помощью Карт Карно и записать минимизированные функции.
2.2.3. По полученным выражениям начертить функциональную схему преобразователя, преобразующего прямой двоичный код в обратный.
2.2.4. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре, значения функций
контролируется с помощью светодиодов.
2.3. Построить преобразователь, преобразующий прямой трехразрядный
двоичный код на входе в дополнительный на выходе.
Условное графическое обозначение преобразователя прямого трехразрядного кода в дополнительный приведено на ри.2. При подаче на
входы x i положительных чисел (знакового разряда, ω = 0) с выходов y i
снимают прямые коды двоичных чисел ; при подаче на выходы x i отрицательных чисел (ω = 1) с выходов y i снимают дополнительный обратный код.
2.3.1. По таблице истинности 2 задающей закон функционирования преобразователя, составить Булевы выражения в СДНФ.
2.3.2. Минимизировать Булевы выражения с помощью Карт Карно и записать минимизированные функции.
2.3.3. По полученным выражениям начертить функциональную схему преобразователя, преобразующего прямой двоичный код в дополнительный.
2.3.4. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре, значения функций
контролируется с помощью светодиодов.
12
знак
ω
x0
x1
x2
x/y
1
1
y0
2
2
y1
4
4
y2
Рис.2 Условное графическое обозначение преобразователя.
Прямой код
№п.п.
Таблица 2
Дополнительный
код
y2
y1
y0
ω
x2
x1
x0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
2
0
0
1
0
0
1
0
3
0
0
1
1
0
1
1
4
0
1
0
0
1
0
0
5
0
1
0
1
1
0
1
6
0
1
1
0
1
1
0
7
0
1
1
1
1
1
1
8
1
0
0
0
0
0
0
9
1
0
0
1
1
1
1
10
1
0
1
0
1
1
0
11
1
0
1
1
1
0
1
12
1
1
0
0
1
0
0
13
1
1
0
1
0
1
1
14
1
1
1
0
0
1
0
15
1
1
1
1
0
0
1
13
Таблица 3
Код Грея
Прямой код
№п.п.
x3
x2
x1
x1
y3
y2
y1
y0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
2
0
0
1
0
0
0
1
1
3
0
0
1
1
0
0
1
0
4
0
1
0
0
0
1
1
0
5
0
1
0
1
0
1
1
1
6
0
1
1
0
0
1
0
1
7
0
1
1
1
0
1
0
0
8
1
0
0
0
1
1
0
0
9
1
0
0
1
1
1
0
1
10
1
0
1
0
1
1
1
1
11
1
0
1
1
1
1
1
0
12
1
1
0
0
1
0
1
0
13
1
1
0
1
1
0
1
1
14
1
1
1
0
1
0
0
1
15
1
1
1
1
1
0
0
0
14
2.4. Построить преобразователь, преобразующий четырехразрядный
двоичный код на входе в код Грея на выходе.
2.4.1. По таблице истинности 3 задающей закон функционирования преобразователя, составить Булевы выражения в СДНФ.
2.4.2. Минимизировать Булевы выражения с помощью Карт Карно и записать минимизированные функции.
2.4.3. По полученным выражениям начертить функциональную схему преобразователя.
2.4.4. Записать полученные функции в базисе И-НЕ.
2.4.5. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре, значения функций
контролируется с помощью светодиодов.
3. Содержание отсчета.
1. Условные графические обозначения преобразователей двоичного кода.
2. Таблица истинности синтезируемых преобразователей.
3. Минимизирующие карты Карно и Булевы выражения.
4. Реализация Булевых выражений в базисах И-НЕ; ИЛИ-НЕ.
5. Функциональные схемы преобразователей.
4. Контрольные вопросы.
1. Каково назначение преобразователей кода ?
2. Запишите Булевы выражения для построенных преобразователей кодов в
базисах И-НЕ; ИЛИ-НЕ.
3. Синтезируйте преобразователь для преобразования кода Грея в четырехразрядный двоичный код.
4.Постройте преобразователь, преобразующий одну декаду двоично-десятичного
кода на входе в код, дополняющий до 9.
15
Лабораторная работа №3
Цель работы: Построение мультиплексоров и демультиплексоров.
1. Приборы и оборудование.
Лабораторная работа выполняется на лабораторном стенде, описание
которого дано в лабораторной работе №1.
2. Пояснения и порядок выполнения работы.
2.1 Построить восьмивходовой мультиплексор (8→1)
Мультиплексором называется комбинационное логическое устройство,
предназначенное для передачи информации с одного из нескольких информационных входов на один выход. Выбор информационного входа осуществляется с помощью специальных входов, называемых адресными входами. Число адресных входов, определяет число информационных входов. Если n – разрядность адресных входов, то число информационных входов должно равняться N=2n.
Условное обозначение мультиплексора приведено на рис. 1. D0 ÷ D7 – информационные входы; A2 ÷ A0 – адресные входы.
2.1.1. По таблице истинности 1, задающей закон функционирования
мультиплексора, составить Булево выражение в СДНФ.
2.1.2. По полученному выражению начертить функциональную схему
мультиплексора.
2.1.3. Собрать схему на стенде и проверить её работоспособность. Значение на информационных входах Di набираются на переключательном регистре.
Значение функции контролируется с помощью светодиодов.
2.2. Построить демультиплексор на 4 выхода (1→4).
Условное обозначение демультиплексора приведено на рис.2. D – информационный вход; y0 ÷ y3 – выходы демультиплексора.
16
17
MS
y
Рис.1 Условное графическое
обозначение мультиплексора.
A0
A1
A2
D0
D1
D2
D3
D4
D5
D6
D7
x
1
0
x
x
x
x
x
x
x
0
x
x
1
x
x
x
D2
x
x
x
x
1
x
x
x
x
D3
x
x
x
1
x
x
x
x
x
D4
x
x
1
x
x
x
x
x
x
D5
x
1
x
x
x
x
x
x
x
D6
1
x
x
x
x
x
x
x
x
D7
1
1
1
1
0
0
0
0
0
A2
1
1
0
0
1
1
0
0
0
A1
1
0
1
0
1
0
1
0
0
A0
Адресные входы
Примечание: Символ x – произвольное состояние.
x
x
x
x
x
x
x
x
1
x
D1
D0
Информационные входы
1
1
1
1
1
1
1
0
1
y
Таблица 1
18
4
3
2
1
y2
y2
y1
y0
Рис.2 Условное графическое
обозначение демультиплексора.
A0
A1
D
DMS
0
1
1
1
1
0
А1
1
1
D
1
0
1
0
А1
Адресные
входы
0
0
0
1
y0
0
0
1
0
y1
0
1
0
0
y2
Выходы
1
0
0
0
y4
Таблица 2
Демультиплексором называется комбинационное логическое устройство,
предназначенное для передачи информации с информационного входа D на
один из выходов. Выбор необходимого выхода осуществляется с помощью адресных входов A i , число разрядов n которых определяет число выходов m
демультиплексора: m=2n .
2.2.1. По таблице истинности 2, задающей закон функционирования
демультиплексора, составить Булевы выражения в СДНФ.
2.2.2. По полученным выражениям начертить функциональную схему
демультиплексора.
2.2.3. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре. Значение функций
контролируются по светодиодам.
3. Содержание отчёта
1. Условные графические обозначения мультиплексора и демультиплексора.
2. Таблицы истинности мультиплексоров и демультиплексоров.
3. Булевы выражения, описывающие работу мультиплексора и демультиплексора.
4. Функциональные схемы мультиплексоров и демультиплексоров.
4. Контрольные вопросы.
1. Каково назначение мультиплексоров, демультиплексоров?
2. Реализуйте логические функции, заданные таблицами истинности [1], на базе
8-ми входового мультиплексора (без дополнительных логических элементов).
3. Синтезируйте демультиплексор на 8 выходов.
4. Постройте на базе мультиплексора 4→1 мультиплексор на 8 входов.
5. Постройте схему одноразрядного полного сумматора на основе двух мультиплексоров 4→1.
19
Лабораторная работа №4
Цель работы: Построение одноразрядных сумматоров и компараторов.
1. Приборы и оборудование.
Лабораторная работа выполняется на лабораторном стенде, описание которого приведено в лабораторной работе №1.
2. Пояснения и порядок выполнения работы.
2.1 Построить схему сумматора для сложения двух одноразрядных чисел
a и b.
Сумматором называется комбинационное логическое устройство, предназначенное для выполнения операции арифметического сложения чисел, представленных в виде двоичных кодов.
Условное графическое обозначение одноразрядного сумматора приведено на рис. 1.
Одноразрядный сумматор имеет три входа: a – для подачи первого слагаемого; b – вход для подачи второго слагаемого; p0 – вход для подачи сигнала
переноса из младших разрядов. И два выхода: S – выход, на котором фиксируется результат сложения a+b+ p0; p1 – выход, на котором фиксируется сигнал
переноса в старший разряд. Такой сумматор называется полным. Логика работы полного сумматора сводится к сложению двух одноразрядных переменных
a и b с учётом переноса из предыдущего разряда и формированию сигнала
суммы S и переноса в старший разряд p1.
2.1.1. По таблице истинности 1, задающей закон функционирования дешифратора, составить булевы выражения в СДНФ.
2.1.2. Минимизировать булевы выражения.
2.1.3. По полученному выражению начертить функциональную схему одноразрядного сумматора.
20
==
p0 SM
a
S
a
b
p1
b
a=b
y0
a>b
y1
a<b
y2
Рис.1. Условное графическое обозна-
Рис.2. Условное графическое обозна-
чение полного одноразрядного сум-
чение одноразрядного компаратора.
матора.
Таблица 1
Таблица 2
p0
a
b
S
p1
a
b
y2
y1
y0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
21
2.1.4. Собрать схему на стенде и проверить её работоспособность. Значение входных переменных набираются на переключательном регистре. Значение функции контролируется с помощью светодиодов.
2.2. Построить компаратор для сравнения по величине двух одноразрядных чисел a и b.
Цифровым компаратором называется комбинационное устройство, предназначенное для сравнения чисел, представленных в виде двоичных кодов.
Число входов компаратора определяется разрядностью сравниваемых кодов.
На выходе компаратора обычно формируются три сигнала: у0 фиксирует равенство кодов (а = b); у1 фиксирует признак а > b; y2 фиксирует признак a < b. При
этом активный сигнал 1 формируется только на одном из выходов. Условное
графическое обозначение компаратора приведено на рис. 2.
2.2.1. По таблице истинности 2, задающей закон функционирования компаратора, составить булевы выражения в СДНФ.
2.2.2. По полученному выражению начертить функциональную схему одноразрядного компаратора.
2.2.3. Собрать схему на стенде и проверить её работоспособность. Значение входных переменных набираются на переключательном регистре. Значение функции контролируется по светодиодам.
2.3. Построить компаратор для сравнения двух двухразрядных чисел a1a0
и b1b0.
Для построения такого компаратора используется метод блочного конструирования, в котором за основу берётся схема одноразрядного компаратора.
2.3.1. Записать алгоритм сравнения.
2.3.2. Начертить функциональную схему двухразрядного компаратора.
2.3.3. Собрать схему на стенде и проверить её работоспособность.
22
3. Содержание отчёта.
1. Условные графические обозначения сумматора, компараторов.
2. Таблицы истинности сумматора, компараторов.
3. Минимизирующие карты Карно и Булевы выражения.
4. Функциональные схемы сумматора и компараторов.
4. Контрольные вопросы.
1. Построить на базе одноразрядного сумматора трёх-, четырёхразрядные сумматоры.
2. Как заменить операцию вычитания двоичных кодов операцией сложения.
3. Каким образом можно перевести сумматор в режим вычитания?
4. Начертить условное графическое обозначение сумматора, работающего в
режиме вычитания, с использованием: а) обратного; б) дополнительного кодов. Показать на примере трёхразрядного сумматора.
5. Как на базе двоичного сумматора построить сумматор для сложения двоично-десятичных чисел?
6. Постройте схему одноразрядного полного сумматора на базе трёхразрядного
дешифратора.
7. Каковы назначения и логическая схема компаратора?
8. Построить на базе трёхразрядного сумматора компаратор для сравнения
двух двухразрядных чисел.
23