Схемотехника_отчет_1

Московский Государственный Технический Университет им. Н.Э.Баумана
Факультет «Аэрокосмический»
Кафедра «Компьютерные системы и сети»
Отчет по лабораторной работе №1
по курсу «Схемотехника»
Выполнил: Гукетлев Дмитрий
Группа АК5-51
Проверил: Жирков В.Ф.
Москва
2009г.
Цель работы - изучение принципов построения схем, статических и динамических
режимов работы синхронных двухступенчатых триггеров и его основных частей.
1. Структура и принцип действия синхронных двухступенчатых триггеров.
Синхронные двухступенчатые триггеры MS-триггеры имеют две ступени
запоминания информации: основную и вспомогательную, каждая из которых
представляет собой синхронный одноступенчатый триггер. Основной и вспомогательный
триггеры могут быть либо однотипными, например оба триггера RS- или D-типа, либо
разнотипными.
В качестве основного триггера применяются синхронные триггеры или со статическим
управлением записью или с динамическим управлением записью. Вспомогательным
является синхронный триггер со статическим управлением записью.
Синхронный RS-триггер со статическим управлением записью (рис. 1), в отличие
от асинхронного, имеет дополнительные элементы «И», первые входы которых
объединены и являются входом синхросигнала, а вторые входы являются
информационными входами S и R. Запись в триггер информации, которая поступает на
входы S и R , начинается сразу после поступления синхросигнала. Действительно, при
отсутствии синхросигнала(C=0) элементы «И» выключены. Поэтому сигналы S и R равны
«0» (S’=CS=0, R’=CR=0), и триггер сохраняет предыдущее состояние. При поступлении
синхросигнала (C=1) на выходах элементов «И» образуются информационные сигналы
S’=CS=S и R’=CR=R, которые переключают триггер в соответствующее состояние.
Условное графическое изображение триггера показано на рис. 1б. При построении
триггера на элементах «ИЛИ-НЕ» и «И-НЕ» «И» заменяются соответственно элементами
«ИЛИ-НЕ» и «И-НЕ». На рис. 2а приведена логическая структура синхронного RS
триггера на элементах «ИЛИ-НЕ».
Рис. 1
Рис. 2
Входы триггера S, R и С инверсные, что отмечено на условном графическом изображении
(рис, 2б) кружками на входных линиях.
На рис. 3а приведена логическая структура синхронного RS-триггера на элементах «ИНЕ». Кроме синхронных входов S и R триггер имеет асинхронные инверсные входы Sa и
Ra начальной установки триггера. Условное графическое изображение триггера с
прямыми синхронными и инверсными асинхронными входами приведено на рис.3б.
Временные диаграммы (рис. 4) иллюстрируют работу триггера на элементах «И-НЕ» (рис.
3). Синхронный RS-триггер сохраняет свое состояние Qn при C=0 и работает как
асинхронный при C=1 Действительно, при C=1 логические элементы 1 и 2 инвертируют
сигналы S и R.
S = SC = S  1 = S ; R = RC = R  1 = R
Рис. 3
Таким образом, при C=1 сигналы S и R поступают на входы запоминающей ячейки
(элементы 3 и 4) и переключают ее в соответствующее состояние. Комбинация сигналов
S=R=C=1 является запрещенной. Смена сигналов на входах S и R разрешена только
между синхросигналами.
Для синхронного RS-триггера (рис. 3) минимальная длительность синхросигнала
t n  3t зд.р.cp , разрешающее время t p  4t зд.р.cp , максимальная частота синхросигналов
f ma кa =
1
4t
*
зд.р.cp
Рис. 4
Рабочая частота переключения триггера будет меньше максимальной, так как при
определении последней не учитывалось время переходов логических элементов t 0,1 и t 1,0 .
Синхронный D-триггер со статическим управлением записью на элементах «И-НЕ»
и его условное графическое изображение приведены на рис. 5а,б. Если к D-триггеру
добавить еще один вход V разрешения приема информации (показан пунктиром на рис.
12а), то получится DV-триггер(рис. 12в).
Синхронный JK-триггер имеет связь вЫХОдов триггера СО схемой управления
(отмечены пунктиром на pиc. 3a).
Если на оба входа J и K поданы сигналы «1» и если синхросигнал по длительности больше
чем время задержки распространения сигналя в триггере, то в JK-триггере со
статистическим управлением записью возникает генерация: многократное переключение
из одного состояния в другое. По этой причине для синхронных JK-триггеров чаще всего
применяется двухступенчатая структура со статическим управлением записью.
Рис. 5
В двухступенчатых триггерах при действии синхросигнала (т.е. при C=1) входная
информация принимается только в основной триггер, а ее запись во вспомогательный
триггер запрещается инвертированным значением синхросигнала. После окончания
синхросигнала (т.е. при C=0) вспомогательный триггер принимает информацию,
записанную в основном триггере.
Управляющая связь между основным и вспомогательным триггерами выполняется
следующими способами:
 с инвертором синхросигнала;
 с запрещающими связями;
 с разнополярным управлением;
 с коммутирующими транзисторами.
2. Синхронный двухступенчатый RS-триггер.
Схема синхронного двухступенчатого триггера с инвертором, его логическая
структура и условное обозначение приведены на рис. 6а,б,в соответственно. Триггер
построен на элементах «И-НЕ», Основной и вспомогательный триггеры представляют
собой синхронные одноступенчатые RS-триггеры со статическим управлением записью,
принцип действия которых рассмотрен выше. Временная диаграмма работы
двухступенчатого триггера приведена на pиc. 7.
Рис. 6
Рис. 7
Сигнал на выходе триггера изменяется только после окончания синхросигнала.
Параметры, характеризующие быстродействие синхронного двухступенчатого RSтриггера, имеют следующие значения:
1
, где tn- длительность синхросигнала (и пауза
t н  3t *зд.р.cp ; t p  3t *зд.р.cp ; f max = *
7t зд.р.cp
между соседними синхросигналами).
3. Синхронный, двухступенчатый JK-триггер
Синхронный двухступенчатый JK-триггер можно построить на основе
аналогичного RS-триггера с несколькими S- и R-входами, путем введения обратных
связей с выходов на входы: с выхода Q на вход R и с выхода Q на вход S (на рис. 6 эти
связи показаны пунктирными линиями).
В JK-триггере входы J и K соответствуют входам S и R RS-триггера. Отличие JK триггера от RS-триггера состоит в том, что комбинация сигналов S=R=C=1 для RSтриггера запрещена, а JK-триггер при такой комбинации сигналов переключается в
противоположное состояние, т.е. JK-триггер работает как T-триггер.
Схема синхронного двухступенчатого JK-триггера с запрещающими связями
приведена на рис. 8. Временные диаграммы (рис. 9) иллюстрируют работу JK-триггера
при J=K=1, т.е. в счетном режиме. Элементы 1 и 2, а также 5 и 6 - схемы управления,
элементы 3 и 4, а также 7 и 8 - запоминающие ячейки основного к вспомогательного
триггеров соответственно. Таким образом, элементы 1-4 образуют основной триггер, а
элементы 5-8 - вспомогательный.
Рис. 8
Рис. 8
При C=0 элементы 1 и 2 выключены с через элементы 5 и 6 происходит перезапись
информации из основного триггера во вспомогательный. Поэтому Q=Q’, Q = Q' . При
действии синхросигнала (C=1) и при J=K=0 триггер сохраняет предыдущее состояние, так
как элементы 1 и 2 остаются включенными и никаких изменений сигналов в триггере не
происходит, триггер находится в режиме хранения,
При действии синхросигнала (С=1) и при любых сочетаниях сигналов J и K , кроме
J=K=0, будут включены или элемент 1. или элемент 2, или оба одновременно. На выходах
элементов 1 и 2 образуются сигналы, осуществляющие запись информации со входов J и
K в основной триггер и запрещающие перезапись информаций из основного триггера во
вспомогательный через элементы 5 и 6. Поэтому связи элементов 1 и 2 с элементами 5 и 6
называются запрещающими. Разрешение перезаписи определяется теми же формулами,
что и для синхронного двухступенчатого RS-триггера.
JK-триггер можно легко преобразовать в RS-,T-,D-триггеры, так как JK-триггер
является универсальным. На рис. 9 показаны варианты использования JK-триггера.
Рис. 9
4. Синхронный двухступенчатый D-триггер.
Если в качестве первой ступени применить синхронный D-триггер со статическим
управлением записью, а в качестве второй - синхронный RS-триггер, то получится
синхронный двухступенчатый D-триггер.
На рис. 10 приведена схема синхронного D-триггера с запрещающими связями. Если в
элементах 1 и 2 ввести дополнительные "входы, то можно получить синхронный
двухступенчатый DV-триггер (на рис. 10 вход V показан пунктирными линиями). DVтриггер может выполнять функцию синхронного и асинхронного D- и T-триггера (рис.
11).
Рис. 10
Рис. 11
Выполнение работы.
1. Исследовать работу асинхронного RS-триггера с инверсными входами в
статическом режиме.
S
Таблица переходов
R
Q
Режим
0
0
x
запрещенный режим
0
1
0
запись «0»
1
0
1
запись «1»
1
1
x
запрещенный режим
2. Исследовать работу асинхронного триггера (см. рис. 4) в динамическом режиме.
Как можно заметить из рис4, среднее время задержки распространения сигнала в
ЛЗ равно
, исходя из того, что в триггере 2 ЛЗ, следовательно,
окончательное установление триггера из одного состояния в другое произойдет через
t=2
, откуда разрешающее время будет равным
3. Исследование работы синхронного двухступенчатого JK-триггера в
статическом режиме.
Таблица переходов синхронного двухступенчатого JK триггера
~
~
~
~
C
J
K
Qn'
Q'n
Qn
Qn
Q n' 1
Q'n 1
Qn1
Q n1
1
0
0
0
1
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
0
0
1
1
0
0
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
0
1
1
0
0
1
0
1
1
1
0
0
1
1
0
1
0
1
1
1
1
0
1
0
0
1
1
0
0
1
1
0
1
1
0
0
1
0
1
4. Исследование синхронного JK-триггера в динамическом режиме.
Как видно из представленной выше временной диаграммы, переключение триггера
происходит при прекращении подачи синхроимпульса, в соответствии с правилами,
описанными в Пункте 3.
t зд. р.триг  10, ns , следовательно, максимальная частота переключения триггера равна
f max 
1
tзд. р.триг

1
 100 MHz
10 109
5. Исследование в динамическом режиме JK-триггера, включённого по схеме
асинхронного T-триггера.
Как видно из представленной выше временной диаграммы, переключение асинхронного
Т-триггера происходит при прекращении подачи T (или C если, рассматривать данный
триггер как синхронный JK-триггер).
t зд. р.триг  10, ns