1.1 Материнская плата

Государственное образовательное учреждение высшего
профессионального образования
«Московский государственный технический
университет
имени Н.Э. Баумана»
(МГТУ им. Н.Э. Баумана)
ФАКУЛЬТЕТ «ИНФОРМАТИКИ И СИСТЕМ УПРАВЛЕНИЯ»
КАФЕДРА ИУ4 «ПРОЕКТИРОВАНИЕ И ТЕХНОЛОГИЯ ПРОИЗВОДСТВА ЭА»
ОТЧЁТ ПО ЛАБОРАТОРНОЙ РАБОТЕ
по курсу:
Системотехника ЭВС, комплексы и сети
Студенты: Антохин А., Антохина Д.(б), Тихомиров Д., Чечеткина О.
Группа ИУ4-93
Руководитель:
Шпиев В.А.
Москва 2011
1
СОДЕРЖАНИЕ
СПЕЦИФИКАЦИЯ НА ПОЛУЧЕННЫЙ НАБОР КОМПЛЕКТУЮЩИХ .......... 3
1. ОБЗОР И АНАЛИЗ КОМПЛЕКТА ............................................................................................... 4
1.1 МАТЕРИНСКАЯ ПЛАТА ......................................................................................................................... 4
1.1.1 Перечень элементов (микросхем) материнской платы ................................... 7
1.1.2 Структурная схема материнской платы - заданной и классической ..... 8
1.1.3 Функциональная схема материнской платы ........................................................ 10
1.2. ПРОЦЕССОР, ИС ТЕХНИЧЕСКИЕ ПАРАМЕТРЫ ..................................................................... 11
1.3 ДЖАМПЕРЫ. НАЗНАЧЕНИЕ, ОПИСАНИЕ................................................................................... 11
1.4. РАСПИНОВКИ РАЗЪЁМОВ МП И ПЛАТ РАСШИРЕНИЯ ....................................................... 12
1.5 ШИНА ISA ............................................................................................................................................... 14
1.6 ИНТЕРФЕЙС PS/2 ................................................................................................................................. 33
2. ПРОЦЕСС ЗАГРУЗКИ КОМПЬЮТЕРА................................................................................. 38
3. BIOS МАТЕРИНСКОЙ ПЛАТЫ - ЗВУКОВЫЕ СИГНАЛЫ ОШИБОК
(БИПЕР-СИГНАЛЫ) .................................................................................................................................. 42
4. НАЗНАЧЕНИЕ И ОПИСАНИЕ POST ТЕСТИРОВАНИЯ И POST-КАРТЫ 43
5.СНЯТИЕ ВРЕМЕННЫХ ДИАГРАММ СИГНАЛОВ ИНТЕРФЕЙСА PS/2 ... 47
5.1 ОПИСАНИЕ ИЗМЕРИТЕЛЬНОГО ПРИБОРА ................................................................................. 47
5.2 МЕТОДИКА СНЯТИЯ ВД ................................................................................................................... 48
СПИСОК ЛИТЕРАТУРЫ ........................................................................................................................ 53
2
СПЕЦИФИКАЦИЯ НА ПОЛУЧЕННЫЙ НАБОР КОМПЛЕКТУЮЩИХ
Комплектующие (наименование и марка) представлены в Таблице 1.
Таблица 1 – Спецификация на комплектующие
1. Блок питания
2. Материнская плата
M209
3. Процессор
80286
4. Видеоадаптер
S3 интерфейс ISA
5. Расширительная
плата
для
подключения floppy
6. Floppy
7. Клавиатура
3
1. ОБЗОР И АНАЛИЗ КОМПЛЕКТА
1.1 Материнская плата
Внешний вид материнской платы представлен на рисунках 1.1.1 и 1.1.2.
Рисунок 1.1.1 – Материнская плата M209
4
Рисунок 1.1.2 – Материнская плата M209
1. Банки оперативной памяти
2. Слоты для обеспечения четности оперативной памяти
3. Банки оперативной памяти
4. Контроллер периферийных устройств
5. Чипсет
6. Шинный приемопередатчик
7. Шина ISA
8. Шина ISA
9. NPU (Сопроцессор)
10. Процессор
11.Часы реального времени
12. Системный BIOS (Basic Input/Output System)
13. Разъем клавиатуры
Компоновка материнской платы представлена на рис. 1.1.3
5
Рисунок 1.1.3 – Компоновка материнской платы M209
Основные характеристики материнской платы представлены в таблице 1.1
Таблица 1.1 – характеристики материнской платы M209
Процессор
80286
Совместимые частоты процессоров
12/16/20MHz
Чипсет (набор микросхем)
PC Chips
Максимальное
количество 4MB
оперативной памяти
Кэш
нет
BIOS
AMI
Габаритные размеры
305.4mm x 217mm
Сопроцессор (NPU)
80287
Устройства ввода-вывода
7 x ISA 16, PS connector
6
1.1.1 Перечень элементов (микросхем) материнской платы
Перечень элементов МП представлен в таблице 1.1.1
Таблица 1.1.1 – Перечень микросхем
Шифр
82С206
74F245PC
Описание
Произво
Описание
–дитель
Интегральный
Содержит 3 двунаправленные Intel
периферийный
шины подсоединенные к шине
контроллер
данных.
Восьмеричный
Трансивер-приемопередатчик
двунаправленный
74F245
содержит
Fairchild
восемь
трансивер с тремя двунаправленных
выходными
неинвертированных буферов с
состояниями
3выходными
состояними,
предназначены
для
шинно-
ориентированных приложений.
Приемо-передаточный
вход
определяет
потоком
(T/R)
управление
данных
через
двунаправленный
приемопередатчик.
T54LS245/
Восьмеричный
Направление сигнала зависит от
T74LS245
двунаправленный
логического
трансивер
Предназначен
шин,
уровня.
для
для
изоляции
улучшения
подавления шумов.
DM74LS245
Трансивер
3- Эти
N
состояний
разработаны для асинхронной
восьмеричной
двусторонней
шины
между шинами данных
7
приемопередатчики Fairchild
коммуникации
HD74LS32
Двухвходовый
Fairchild
ИЛИ
1.1.2 Структурная схема материнской платы - заданной и классической
На приведенном ниже рисунке 1.1.4 представлена структурная схема
исследуемой материнской платы.
Рисунок 1.1.4 – Структурная схема материнской платы
8
Структурная схема системной платы на основе 80286 процессора
8284 A
14 MHz
8
7
6
CLOCK
LA16 - LA23 SA0-SA19 SBHE
PCK
LOGIC
A0-A23
CLOCK
GENERATOR
1 64 + 32 PIN I/O SLOT
SYSTEM CONTROL BUS
I/O CH CK
SD0SD7
BUFFER
EXTERNAL
EXTERNAL
ADDRESS
ADDRESS
BUFFER
BUFFER
ALS245
ALS573
ALS573
ALS573
BHE
ALS245
CONVERT
DATA
BUFFER
I/O
ALS245
EXTERNAL
DATA
BUFFER
F158
XD0-XD7
CS
8237A-5
CS
8237A-5
DECODER
LOCAL
CONTROL BUS
ADDRESS
MUX
128K*9
128K*9
128K*9
3
128K*9
2
1
RAM BANK 0
ALS573
ALS573
ALS573
DMA
DMA
LS 648
D0-D15
80 287
MEMORY
AND CNTL
LOGIC
DMA
XA8-XA15
ALS245
F158
MEMORY
REFRESH
XA0-XA7
LOCAL
DATA BUS
LOCAL
ADDRESS BUS
SD0-SD7
XA0-XA15
SYSTEM
ADDRESS
BUFFER
PROCESSOR
COPROCESSOR
2
16 - BIT SYSTEM DATA BUS
80 286
CLK READY RESET
PWR
GOOD
3
24 - BIT SYSTEM ADDRESS BUS
CS
ALS245
SYSTEM
ALS245
ALS245
ADDRESS
82 284
4
SA0-SA15
NMI
NMI
5
ADDRESS
SYSTEM
DATA
BUFFER
LATCH
SD0-SD15
A17-A23
S0, S1
82 288
COD/INTA
IO/M RDY
ALS245
ALS245
MEMORY
DATA
BUFFER
WAIT
WAIT
STATE&
CONVERT
LOGIC
A0
BHE
A17-A23
PAGE
PARITY
LOGIC
REGISTER
BUS
CONTROLLER
CS
CS
CS (4)
CS
32К В
CS (4)
CS
32ROM
КВ
SPEAKER
LOGIC
(4)
ROM
32К В
(4)
ROM
32КВ
ROM
CS
MD0-MD15
CLK
RESET
F280
F280
LS612
DMA
CS
CS
MC 146616
CLK/CLDR
IRQ0
RAM&ROM
DECODE &
LATCH
CS
8259A
8259A
IRQ8
MEMR/
MEMW
80-12
ALS244
KEYBOARD
LOW
MEG
RD/WR
BUFFER
IRQ3 - IRQ13
SMEMR/
SMEMW
Условные графические обозначения:
BATTERY
W/RAM
CS
RAM0, RAM1
LIMEG CS
LIMEG CS
MD0 - MD13
KEYBOARD
LOGIC
IRQ1
EXTERNAL
DATA BUS (XD)
LA - локальная
шина адреса
LC - локальная
шина управления
LM - локальная
шина памяти
LD - локальная
шина данных
SA - системная
шина адреса
SC - системная
шина управления
SM - системная
шина памяти
SD - системная
шина данных
XA - периферийная
шина адреса
XC - периферийная
XM - периферийная
шина управления
9
шина памяти
XD - периферийная
шина данных
1.1.3 Функциональная схема материнской платы
На приведенном ниже рисунке 1.1.5 представлена предполагаемая
функциональная схема исследуемой материнской платы.
Рисунок 1.1.5 – Предполагаемая функциональная схема материнской платы
.
10
1.2. Процессор, ИС технические параметры
Процессор 80286 (рисунок 1.2.1).
Рисунок 1.2.1 – Процессор Intel Pentium 80286
Таблица 1.2.1. Характеристики процессора Intel Pentium 80286
Характеристика
Значение
Частота (MHz)
10
Разрядность регистров
16 бит
Разрядность шины данных
16 бит
Разрядность шины адреса
24 бит
Объём адресуемой памяти
16 Мбайт
Объём виртуальной памяти
1 Гбайт
Напряжение питания
+5 В
1.3 Джамперы. Назначение, описание
Таблица 1.3.1 – Назначение соединений
Соединения
Назначение
JP1
Дополнительная клавиатура (вспомогательная)
JP3
Питание светодиода и блокировка клавиатуры
JP4
Внешняя батарея
JP11
Индикатор турборежима
11
JP12
цифровой индикатор скорости
JP13
кнопка ускоренного режима
JP14
кнопка восстановления
JP16
спикер
Таблица 1.3.2 – Параметры реконфигурируемые пользователем
функции
джампер
положение
Настройка монитора, выбор цвета JP2
Выводы 2 и 3 закрыты
Настрока
монитора, JP2
Выводы 1 и 2 закрыты
выбрана JP5
Выводы 2 и 3 закрыты
монохроматичность
Режим
NPU
синхронность
с
тактовой
частотой процессора
Режим
NPU
-
выбрана JP5
Выводы 1 и 2 закрыты
синхронность с осциллятором,
установленным в OSC1
CMOS
память
работает JP10
Открыт
JP10
Закрыт
нормально
CMOS память чиста
1.4. РАСПИНОВКИ РАЗЪЁМОВ МП И ПЛАТ РАСШИРЕНИЯ
Распиновка AT разъема питания представлена на рисунке 1.4.1.
12
Pin
Description
1
Power Good
2
+5 V dc
3
+12 V dc
4
-12 V dc
5
Ground
6
Ground
7
Ground
8
Ground
9
-5 V dc
10
+5 V dc
11
+5 V dc
12
+5 V dc
Рисунок 1.4.1 – Разъём питания
Распиновка разъема оперативной памяти (модули SIMM с 30 контактами)
представлена на рисунке 1.4.2.
13
Рисунок 1.4.2 – Распиновка разъема памяти
Распиновка AT разъема клавиатуры представлена на рисунке 1.4.3.
Pin
Description
1
Keyboard Clok
2
Keyboard Data
3
Keyboard reset
4
Ground
5
+5 V dc
Рисунок 1.4.3 – Распиновка разъема клавиатуры
1.5 Шина ISA
Вид разъёма, установленного на материнской плате представлен на
рис. 1.5.1.
14
Рис. 1.5.1 – Разъем, установленный на материнской плате
Разъем шины ISA 16 бит (часть с контактами A1-A31 и B1-B31 полностью
совпадает с разъемом шины ISA 8 бит) представлен на рисунке 1.5.1.
Рисунок 1.5.1 – Разъем шины ISA 16 бит
Шина ISA (Industrial Standart Arhitecture) является фактически стандартной
шиной для персональных компьютеров типа IBM PC/AT и совместимых с
ними. Шина EISA, с которой ряд фирм выпускал персональные компьютеры,
уступила шине PCI и в настоящее время используется редко.
Максимальное
адресное
пространство
при
обращении
к
памяти,
поддерживаемое шиной ISA, 16Мб (24 линии адреса), но не все слоты
поддерживают полностью это адресное пространство. Когда задатчик на шине
осуществляет доступ к памяти на материнской плате или к памяти,
установленной в слот, он должен разрешать сигналы -MEMR или -MEMW;
аппаратно на материнской плате дополнительно разрешаются сигналы SMEMR и -SMEMW, если требуемый адрес находится в пределах первого
мегабайта адресного пространства. К 8-разрядным слотам подведены только
линии -SMEMR и -SMEMR, SD<7...0> и SA<19...0>; поэтому внешние платы,
установленные в 8-разрядные слоты, могут быть либо только 8-разрядными
15
устройствами ввода/вывода, либо 8-ми разрядной памятью в первом мегабайте
адресного пространства.
Внешние платы, устанавливаемые в 8/16-разрядные слоты, принимают все
командные сигналы, адреса и данные; они могут быть как 8-, так и 16разрядными и адресное пространство памяти на них может быть любым в
пределах 16 Мб. Цикл доступа к таким внешним платам завершается как 16разрядный, если плата разрешает сигнал -I/O CS16 или -MEM CS16.
Рассмотрим назначение сигналов шины ISA и их особенности.
SAO...SA19 - фиксируемые адресные разряды (они действительны в
течение всего цикла обмена). Используются для передачи 20 младших
разрядов адреса памяти и для адресов устройств ввода/вывода. При
обращении к устройствам ввода/ вывода действительны только сигналы
SAO...SA15 (но практически все платы расширения работают только с
SAO...SA9). Распределение адресов устройств ввода/вывода представлено в
таблице 2, а распределение адресов памяти - в таблице 3. Легко заметить, что
значительная часть этих
адресов занята стандартными
устройствами
компьютера. При регенерации памяти действительны только сигналы
SAO...SA7, состояния старших разрядов не определены. Логика всех сигналов
SAO...SA19 - положительная. В режиме MASTER эти сигналы вырабатывает
устройство, захватившее шину. Тип выходных каскадов - три состояния.
LA17...LA23 - нефиксируемые адресные разряды. Используются для
адресации памяти и выработки сигнала -MEM CS 16. Действительны только в
начале
цикла
обмена.
Исполнитель
должен
фиксировать
их
по
отрицательному фронту сигнала BALE. При обращении к устройствам
ввода/вывода эти сигналы имеют уровень логического нуля. Логика
положительная. Тип выходного каскада - три состояния. Для фиксации
необходимо использовать регистр типа "защелка" (с записью по уровню),
стробируемый сигналом BALE (например, КР1533ИРЗЗ, К555ИР22). При
16
прямом доступе к памяти эти сигналы действительны в течение всего цикла
обмена, как и SAO...SA19. В режиме MASTER эти сигналы вырабатывает
устройство, захватившее шину. Тип выходных каскадов - три состояния.
BALE (Bus Address Latch Enable - разрешение защелкивания адреса) сигнал стробирования адресных разрядов. Его отрицательный фронт
соответствует действительности адреса на линиях SAO...SA19 и LA17...LA23.
Может использоваться устройствами ввода/вывода для заблаговременной
подготовки к предстоящему обмену информацией (применяется редко). Тип
выходного каскада - ТТЛ.
SBHE (System Bus High Enable - разрешение старшего байта) определяет
тип
Вырабатывается
цикла
передачи
параллельно
с
данных
сигналами
(8-
или
16-разрядный).
SAO...SA19
и
может
рассматриваться как дополнительный разряд адреса. Становится активным
при передаче старшего байта или 16-разрядного слова (определяется сигналом
SAG), пассивен при передаче младшего байта. В режиме MASTER
источником этого сигнала является устройство, которое захватило шину. Тип
выходного каскада - три состояния. В таблице 4 приведены типы
выполняемых операций при различных значениях сигналов -SBHE и SAO в
случае программного обмена, а в таблице 1.6 - в случае прямого доступа к
памяти.
SDO...SD15 - разряды данных. По линиям SDO...SD7 передается
младший байт, по линиям SD8...SD15 - старший байт. Обмен данными с 8разрядными платами расширения осуществляется по линиям SDO...SD7.
Устройство может активизировать шину данных, если к нему идет обращение
с циклом чтения или если оно захватило шина (в режиме MASTER). Логика
сигналов положительная. Тип выходных каскадов - три состояния.
17
SMEMR, -MEMR (Memory Read - чтение памяти) - стробы чтения
данных из памяти. Память должна выставлять данные при активизации этих
сигналов. Сигнал SMEMR вырабатывается только при обращении к адресам,
не превышающим FFFFF (в пределах 1 Мбайта), сигнал -MEMR - при
обращении ко всем адресам. В режиме MASTER эти сигналы вырабатывает
устройство, захватившее шину. Тип выходных каскадов - три состояния.
SMEMW, -MEMW (Memory Write - запись памяти) - стробы записи
данных в память. Память должна принимать данные по положительному
(заднему) фронту этих сигналов. Сигнал -SMEMW вырабатывается только при
обращении я адресам, не превышающим FFFFF (в пределах 1 Мбайта), сигнал
-MEMW - при обращении ко всем адресам. В режиме MASTER эти сигналы
вырабатывает устройство, захватившее шину. Тип выходных каскадов - три
состояния.
-IOR (I/O Read) - строб чтения данных из устройств ввода/ вывода.
Устройство ввода/вывода должно выставлять свои данные при активизации
сигнала -IOR и снимать их при снятии -IOR. В режиме MASTER этот сигнал
вырабатывает устройство, захватившее шину. Тип выходного каскада - три
состояния.
IOW (I/O Write) - строб записи данных в устройства ввода/ вывода.
Устройство ввода/вывода должно принимать данные по положительному
(заднему)
фронту
сигнала
-IOW.
В
режиме
MASTER
этот
сигнал
вырабатывает устройство, захватившее шину. Тип выходного каскада - три
состояния.
MEM CS16 (Memory Cycle Select - выбор цикла для памяти) - сигнал
выставляется памятью для сообщения задатчику о том, что она имеет 16разрядную организацию. При отсутствии этого сигнала выполняется 8разрядный обмен, Сигнал вырабатывается при распознавании памятью своего
18
адреса на линиях LA17...LA23. Процессор фиксирует его по заднему фронту
сигнала BALE. Тип выходного каскада - открытый коллектор.
I/O CS16 (I/O Cycle Select - выбор цикла для устройства ввода/вывода) сигнал выставляется устройством ввода/вывода для сообщения задатчику о
том, что оно имеет 16-разрядную организацию. При отсутствии этого сигнала
выполняется 8-разрядный обмен. Сигнал вырабатывается при распознавании
устройством ввода/вывода своего адреса на линиях SAO...SA15. Тип
выходного каскада - открытый коллектор.
I/O CH RDY (I/O Channel Ready - готовность канала ввода/ вывода) сигнал снимается (делается низким) исполнителем (устройством ввода/вывода
или памятью) по переднему фронту сигналов -IOR и -IOW в случае, если он не
успевает выполнить требуемую операцию в темпе задатчика. При этом
реализуется асинхронный обмен. Если исполнитель успевает работать в темпе
задатчика, сигнал не снимается (фактически не устанавливается в низкий
уровень). Цикл обмена в ответ на снятие этого сигнала продлевается на целое
число периодов сигнала SYSCLK. Сигнал I/O CH RDY не должен сниматься
на время, большее заданного в данном компьютере (по стандарту - 15 мкс),
иначе компьютер переходит к обработке немаскируемого прерывания. Тип
выходного каскада - открытый коллектор.
I/O CH CK (I/O Channel Check - проверка канала ввода/ вывода) - сигнал
вырабатывается любым исполнителем (устройством ввода/вывода или
памятью) для информирования задатчика о фатальной ошибке, например об
ошибке четности при доступе к памяти. Сигнал вызывает немаскируемое
прерывание. Тип выходного каскада - открытый коллектор.
OWS (0 Wait States - 0 тактов ожидания) - выставляется исполнителем
для информирования задатчика о необходимости проведения цикла обмена
без вставки такта ожидания, если длительность стандартного цикла обмена
19
велика для него. Вырабатывается после перехода сигнала BALE в низкий
уровень. Должен быть синхронизован с сигналом SYSCLK. Используется
редко. Тип выходного каскада - открытый коллектор.
REFRESH (Refresh - регенерация) - сигнал выставляется контроллером
регенерации для информирования всех устройств на шины о выполнении
циклов регенерации динамического ОЗУ компьютера (каждые 15 мкс). При
регенерации выполняется псевдочтение из одного из 256 адресов ОЗУ
(активизируются
только
разряды
адреса
SAO...SA7).
Полный
цикл
регенерации - около 4 мс. Тип выходного каскада - открытый коллектор.
RESET DRV (Reset of Driver - сброс устройства) - сигнал сброса в
начальное состояние всех устройств на шины. Вырабатывается центральным
процессором при включении или сбое питания, а также при нажатии на
кнопку RESET компьютера. Внешние платы должны в ответ на этот сигнал
(длительностью
не
менее
1
мс)
перевести
все
свои
выходы
в
высокоимпедансное состояние. Тип выходного каскада - ТТЛ.
SYSCLK (System Clock - системный такт) - сигнал системного тактового
генератора со скважностью 2 (меандр). В большинстве компьютеров его
частота равна 8 МГц независимо от тактовой частоты процессора. Если в
программе SETUP предусмотрена возможность изменения тактовой частоты
шины, пользователь может задавать ее в широких пределах. Но для
обеспечения наибольшей совместимости со всеми имеющимися платами
расширения ISA не рекомендуется поднимать эту частоту выше 8 МГц. К тому
же на производительность новых компьютеров в целом она влияет
незначительно. В компьютерах XT сигнал SYSCLK - это тактовый сигнал
процессора. Тип выходного каскада - три состояния.
OSC - не синхронизированный с SYSCLK сигнал кварцевого генератора
с частотой 14,31818 МГц со скважностью 2. Может использоваться платами
20
расширения в качестве тактового сигнала, так как его частота одинакова для
всех компьютеров с шиной ISA. Тип выходного каскада - ТТЛ.
IRQ (Interrupt Request - запрос прерывания) - сигналы запроса
радиальных прерываний. Запросом является положительный переход на
соответствующей линии IRQ. Сигнал должен удерживаться до начала
обработки процессором запрошенного прерывания. Тип выходного каскада ТТЛ. На каждой линии IRQ должен быть один выход. Иногда в литературе
можно встретить рекомендацию применять выходы с тремя состояниями, но
все равно больше одного выхода на линию быть не должно во избежание
конфликтов сигналов. Многие входы IRQ заняты системными ресурсами
компьютера. Сигналы IRQO...IRQ2, IRQ8 и IRQ13 задействованы на
системной
плате
используются
и
два
недоступны
8-разрядных
платам
расширения.
контроллера
В
компьютере
прерываний.
Сигналы
IRQO...IRQ7 относятся к первому из них, a IRQ8...IRQ15 - ко второму. Для
каскадирования второго контроллера прерываний задействован вход IRQ2. В
связи с этим запросы прерывания имеют следующие приоритеты в порядке
возрастания: IRQ7, IRQ6, IRQ5, IRQ4 IRQ3, IRQ15, IRQ14, IRQ12, IRQ11,
IRQ10, IRQ9.
DRQ (DMA Request - запрос ПДП) - сигналы запросов прямого доступа
к
памяти
(ПДП).
Запросом
является
положительный
переход
на
соответствующей линии DRQ. Сигнал должен удерживаться до получения
ответного сигнала -DACK с тем же номером. Тип выходного каскада - ТТЛ.
На каждой линии DRQ должен быть один выход. В компьютере используются
два контроллера ПДП. Каналы ПДП, соответствующие первому контроллеру
(сигналы
DRQO...DRQ3)
предназначены
для
8-битного
обмена,
а
соответствующие второму котроллеру (DRQ5...DRQ7) - для 16-битного. Канал
DRQ4
используется
для
каскадирования
контроллеров
и
недоступен
пользователям. DRQO имеет наивысший приоритет, DRQ7 - наинизший. В
IBM PC XT канал DRQO использовался для регенерации динамической
21
памяти. Канал DRQ1 зарезервирован для контроллера бисинхронного обмена
SDLC, а канал DRQ2 - для контроллера гибкого диска.
DACK (DMA Acknowledge - подтверждение ПДП) -
сигналы
подтверждения предоставления прямого доступа. Вырабатываются в ответ на
соответствующий сигнал DRQ в случае, если прямой доступ предоставлен
данному каналу. Удерживаются до окончания прямого доступа. Тип
выходного каскада - ТТЛ.
AEN (Address Enable - разрешение адреса) - используется в режиме ПДП
для сообщения всем платам расширения, что производится цикл ПДП.
Устанавливается и снимается параллельно с адресом. При его переходе в
активное состояние все платы расширения, не участвующие в данном ПДП,
должны отключаться от шины (переходить в пассивное состояние). Тип
выходного каскада - ТТЛ.
Т/С (Terminal Count - окончание счета) - устанавливается в режиме ПДП
тогда, когда по текущему каналу ПДП закончен счет циклов пересылок
данных. Тип выходного каскада - ТТЛ.
MASTER (Master - хозяин, задатчик) - используется платой расширения,
желающей стать задатчиком шины. В этом случае надо выставить сигнал DRQ
и, получив в ответ сигнал DACK, установить сигнал -MASTER, а затем через
минимум один период SYSCLK можно выставлять адрес и через минимум два
периода SYSCLK можно вырабатывать стробы обмена. Если -MASTER
удерживается более 15 мкс, то динамическое ОЗУ компьютера требует
регенерации (разрешения сигнала -REFRESH). Тип выходного каскада открытый коллектор.
Стандартом шины ISA установлены ограничения на максимальное
значение тока, потребляемого каждой платой расширения (они связаны только
22
с возможностями используемого разъема). Отметим, что максимальный ток
потребления всеми используемыми платами расширения определяется типом
источника питания данного компьютера и не стандартизован. Вообще
мощность
блока
питания
зависит
от
класса
компьютера
и
может
варьироваться от 100-150 Вт (для slim-корпусов) до 300-330 Вт (для bigtower).
Некоторые современные "зеленые" компьютеры имеют блоки питания с
мощностью не более 75 Вт. Но наиболее типичные параметры источника
питания IBM PC AT мощностью 200 Вт приведены в таблице 8.
Выходные напряжения источника достигают номинального уровня за
время не более 100 мс после включения питания. Источники, как правило,
имеют встроенную защиту от перегрузок, которая включается за время 20 мс.
Источник должен быть обязательно нагружен по напряжениям +5 В и +12 В.
Если по этим выходам не будет обеспечен минимальный ток потребления, это
воспринимается как перегрузка. Для выхода из перегрузки надо выключить и
снова включить питание источника через время не менее 1с.
Табл. 1.5. 1 - Распределение адресов устройств ввода/вывода ISA (адреса даны
в 16-ричном коде)
Адреса
Назначение
000...01F
Контроллер ПДП 1
020...03F
Контроллер прерываний 1
040...05F
Программируемый таймер
060...06F
Контроллер клавиатуры
070...07F
Часы реального времени
080...09F
Регистр страницы ПДП
OAO...OBF
Контроллер прерываний 2
OCO...ODF
Контроллер ПДП 2
OFO...OFF
Математический сопроцессор
170...177
Накопитель на жестком диске (второй)
1F0...1F7
Накопитель на жестком диске (первый)
23
200...207
Игровой порт (джойстик)
278...27F
Параллельный порт LPT2
2C0...2DF
Адаптер EGA 2
2F8...2FF
Последовательный порт COM2
300...31F
Прототипные платы
320...32F
Накопитель на жестком диске XT
360...36F
Резервные адреса
370...377
Накопитель на гибком диске (второй)
378...37F
Параллельный порт LPT1
380...38F
Контроллер бисинхронного обмена SDLC2
3A0...3AF
Контроллер бисинхронного обмена SDLC1
3B0...3DF
Адаптер VGA
3B0...3BF
Адаптер монохромного дисплея MDA и принтера
3C0...3CF
Адаптер EGA 1
3D0...3DF
Адаптер CGA
3F0...3F7
Накопитель на гибком диске (первый)
3F8...3FF
Последовательный порт СОМ1
Табл. 1.5.2 - Распределение адресов памяти
Адреса памяти
Назначение
000000...0003FF
Таблица векторов прерываний
000000...09FFFF
Память DOS и пользовательских программ
OAOOOO...OAFFFF
Память дисплея EGA или VGA
OBOOOO...OB7FFF
Память монохромного дисплея MDA
OB8000...0BFFFF
Память дисплея CGA
OCOOOO...OC3FFF
ПЗУ BIOS для EGA/VGA
OC8000...0DFFFF
ПЗУ устройств ввода/вывода
OEOOOO...OEFFFF
Резерв ПЗУ BIOS на материнской плате
OFOOOO...OFFFFF
ПЗУ BIOS на материнской плате
24
Таблица 1.5.3 - Тип выполняемых операций в зависимости от сигналов -SBHE
и SAO при программном обмене (L - младший байт, Н - старший байт, УВВ устройство ввода/вывода)
Задатчик (процессор)
Размер
Исполнитель
(УВВ)
Размер
Выполняемый цикл
Размер
Операция: чтение
данных
запись
1
8
L->L
8
1
8
L->H H->L
0
16
0
8
L->L
0
1
16
0
8
H->H H->H
16
0
0
8
1
8
L->L
16
0
0
16
0
16
-SBH
SAO
8
1
0
8
8
0
1
8
1
8
данных
данных
-CS16
L->L
H->H
L->L
L->L
L->L
L->L H->H
Таблица 1.5.4 - Тип выполняемых операций в зависимости от сигналов -SBHE
и SAO при ПДП (L - младший байт, Н - старший байт, УВВ - устройство
ввода/вывода)
УВВ
Размер
Контроллер
ПДП
Память
Размер
Выполняемый цикл
Размер
Операция: чтение
данных
запись
1
8
L->L
L->L
16
0
8
L->L
L->L
1
8
1
8
L->L
L->L
X
1
16
0
8
H->L
L->H
16
0
0
8
1
8
Запрещено
16
0
0
16
0
16
-SBHE
SAO
8
1
0
8
8
1
0
8
X
8
данных
данных
-CS16
25
L->L
L->L
H->H
>H
H-
Таблица 1.5.5 - Назначение аппаратных прерываний ISA
Номер
INT
Назначение
0
08h
Программируемый таймер
1
09h
Контроллер клавиатуры
2
0Ah
Каскадирование второго контроллера
8
70h
Часы реального времени (только AT)
9
71h
Программно переадресовано на IRQ2
10
72h
Резерв
11
73h
Резерв
12
74h
Резерв
13
75h
Математический сопроцессор
14
76h
Контроллер жесткого диска
15
77h
Резерв
3
0Bh
Последовательный порт COM2
4
0Ch
Последовательный порт СОМ1
5
0Dh
Параллельный порт LPT2
6
0Eh
Контроллер гибкого диска
7
0Fh
Параллельный порт LPT1
прерывания IRQ
Таблица 1.5.6 - Максимальные токи потребления платами расширения
Напряжение
8-разрядная
плата
(XT)
16-разрядная плата
+5 В
3,0 А
4,5 А
-5В
1,5А
1,5А
+12 В
1,5А
1,5А
-12В
1.5А
1,5А
26
Рассмотрим циклы шины ISA.
В
режиме
программного
обмена
информацией
на
шины
ISA
выполняются четыре типа циклов:
1.
Цикл записи в память
2.
Цикл чтения из памяти
3.
Цикл записи в устройство ввода/вывода
4.
Цикл чтения из устройства ввода/вывода
Рисунок 1.5.2 - Временные диаграммы циклов программного обмена с
устройствами ввода/вывода
Наиболее часто УС проектируются как устройства ввода/вывода.
Временные диаграммы циклов обмена для этого случая приведены на
рис. 1.5.2 (все временные параметры (в наносекундах) приведены для частоты
SYSCLK, равной 8 МГц). Циклы начинаются с выставления задатчиком
адреса на линиях SAO...SA15 и сигнала -SBHE. Отметим, что, несмотря на
потенциальную возможность адресации по 16 линиям адреса, чаще всего
используются только 10 младших линий SAO...SA9, так как большинство
27
разработанных
ранее
плат
расширения
используют
только
их,
и,
следовательно, за исключением особых случаев нет смысла обрабатывать
старшие разряды SA10...SA15. В ответ на получение адреса исполнитель,
распознавший свой адрес, должен сформировать сигнал -I/O CS16 в случае,
если обмен должен быть 16-разрядным.
Далее следует собственно команда чтения или записи. При цикле чтения
задатчик выставляет сигнал -IOR, в ответ на который исполнитель (УС)
должен выдать данные на шину данных. Эти данные должны быть сняты
исполнителем после окончания сигнала -IOR. В цикле записи задатчик
выставляет записываемые данные и сопровождает их стробом записи -IOW.
Здесь надо отметить, что хотя в соответствии со стандартом установка
записываемых данных предшествует выставлению -IOW, в некоторых
компьютерах реализуется обратный порядок: сначала выставляется -IOW, а
затем
появляются
рассматривать
как
данные.
Поэтому
момент
действительности
(положительный) фронт сигнала -IOW.
28
при
проектировании
данных
УС
только
надо
задний
Рисунок 1.5.3 - Временные диаграммы циклов программного обмена с
памятью
В случае, когда УС не успевает выполнить требуемую от него команду в
темпе шины, оно может приостановить на целое число периодов сигнала
SYSCLK завершение цикла чтения или записи с помощью снятия (перевода в
низкий уровень) сигнала I/O CH RDY (так называемый удлиненный цикл). Это
производится в ответ на получение сигнала -IOR или -IOW. Сигнал I/O CH
RDY может удерживаться низким не более 15,6 мкс, в противном случае
процессор переходит в режим обработки немаскируемого прерывания.
Отметим, что некоторые изготовители персональных компьютеров указывают
в сопроводительной документации другие допустимые величины этого
временного интервала (например, 2,5 мкс), так что не следует ориентироваться
на максимальную величину, указанную в стандарте, иначе нет гарантии
работы УС во всех компьютерах.
Рисунок 1.5.4 - Временная диаграмма циклов прямого доступа к памяти
На рис. 1.5.4 приведены временные диаграммы циклов обмена с
памятью
(указаны
только
временные
29
интервалы,
отличающиеся
от
аналогичных на рис. 1.5.3). Для асинхронного режима обмена (удлиненного
цикла) здесь также используется сигнал I/O CH RDY. Отметим, что УС,
работающее как память, должно обрабатывать все адресные разряды, включая
LA17...LA23. Помимо циклов программного обмена на шины ISA могут
выполняться также циклы прямого доступа к памяти (ПДП). Временная
диаграмма для этого случая показана на рис. 1.5.3. Так как шина ISA имеет
раздельные стробы чтения и записи для устройств ввода/вывода и для памяти,
пересылка данных в режиме ПДП производится за один машинный цикл. То
есть, если данные надо переслать из устройства ввода/вывода в память, то
одновременно производится чтение данных из устройства ввода/вывода (по
сигналу -IOR) и их запись в память (по сигналу -MEMW). Аналогично
производится пересылка данных из памяти в устройство ввода/вывода (по
сигналам -MEMR и -IOW). Цикл ПДП начинается с запроса ПДП от
исполнителя, желающего произвести обмен, с помощью одного из сигналов
DRQ.
После
освобождения
шины
текущим
задатчиком
(например,
процессором) контроллер ПДП формирует соответствующий сигнал -DACK,
говорящий о предоставлении ПДП запросившему его устройству. Затем
контроллер ПДП вырабатывает адрес ячейки памяти, с которой будет
производиться обмен в текущем цикле, и сигнал AEN, который говорит
устройству ввода/вывода о том, что к нему вдет обращение в режиме ПДП.
После этого выставляется строб чтения (-IOR или -MEMR), в ответ на
который источник передаваемых данных выставляет свою информацию на
шину данных, и строб записи (-MEMW или -IOW), по которому данные
записываются в приемник данных. Здесь так же, как и в обычном цикле
возможен асинхронный обмен (удлиненный цикл) с использованием сигнала
I/O CH RDY.
30
Рисунок 1.5.5 - Временные диаграммы циклов регенерации на ISA
Одной из особенностей шины ISA является необходимость проведения
регенерации динамической памяти компьютера с помощью специальных
циклов регенерации на шины. Временная диаграмма цикла регенерации
показана на рис. 1.5.5. Эти циклы выполняет входящий в состав материнской
платы компьютера контроллер регенерации, который должен для этого
получать управление шиной каждые 15 микросекунд. Во время цикла
регенерации производится чтение одной из 256 ячеек памяти (для адресации
используются только восемь младших разрядов адреса SAO...SA7). При этом
читаемая информация нигде не используется, то есть это цикл псевдочтения.
Проведение 256 циклов регенерации, то есть псевдочтение из 256
последовательных адресов ОЗУ, обеспечивает полное освежение информации
в ОЗУ и ее непрерывное сохранение. Если по каким-то причинам цикл
регенерации не производится вовремя, то возможна утеря информации в ОЗУ.
Цикл регенерации включает в себя выставление сигналов -REFRESH, адреса
SAO...SA7 и -MEMR. В случае необходимости может использоваться сигнал
I/O CH RDY.
Электрические характеристики линий ISA
31
При проектировании УС помимо протоколов обмена по шины надо
учитывать также электрические характеристики сигналов. Стандарт шины
определяет требования к входным и выходным токам приемников и
источников сигнала каждой из плат расширения. Несоблюдение этих
требований может нарушить функционирование всего компьютера и даже
вывести его из строя.
Выходные каскады передатчиков шинных сигналов УС должны
выдавать ток низкого уровня не меньше 24 мА (это относится ко всем типам
выходных каскадов), а ток высокого уровня не меньше 3 мА (для выходов с
тремя состояниями и ТТЛ).
Входные каскады приемников шинных сигналов должны потреблять
входной ток низкого уровня не больше 0,8 мА, а входной ток высокого уровня
- не больше 0,04 мА.
Кроме этого необходимо учитывать, что максимальная длина печатного
проводника от контакта шинного разъема до вывода микросхемы не должна
превышать 65 миллиметров, а максимальная емкость относительно земли по
каждому контакту шинного разъема не должна быть больше 20 пФ.
К некоторым линиям шины подключены нагрузочные резисторы,
идущие на шину питания +5 В. К линиям -IOR, -IOW, -MEMR, -MEMW, SMEMR, -SMEMW, -I/O CH СК подключены резисторы 4,7 кОм, к линиям I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS - 300 Ом, а к линии I/O
CH RDY - 1 к0м. Кроме того, к некоторым линиям шины подключены
последовательные резисторы: к линиям -IOR, -IOW, -MEMR, -MEMW, SMEMR, -SMEMW и OSC - резисторы номиналом 22 Ом, а к линии SYSCLK 27 Ом.
32
Назначение выводов соединителей:
Рисунок 1.5.1 – Разъем шины ISA 16 бит
1.6 Интерфейс PS/2
PS/2 — разъем, применяемый для подключения клавиатуры и мыши.
Впервые появился в 1987 году на компьютерах IBM PS/2 и впоследствии
получил признание других производителей и широкое распространение в
персональных компьютерах и серверах рабочих групп. Скорость передачи
данных – от 80 до 300 Кб/с и зависит от производительности подключенного
устройства и программного драйвера. На рис. 1.6.1 представен внешний вид
разъема.
33
Рисунок 1.6.1 – Разъемы PS/2
Сигналы интерфейса:
1) Data (передаваемые данные)
2) Not Implemented (не используетя)
3) Ground (Земля)
4) VCC (+5V) (Питание)
5) Clock (сигнал синхронизации передаваемых данных)
6) Not Implemented (не используется)
На рис. 1.6.2 представлена распиновка разъема PS/2 на материнской
плате.
Рисунок 1.6.2 – Распиновка разъема PS/2 на материнской плате
Передача
сигналов
(тактирование) и
осуществляется
по
двум
линиям,
CLOCK
DATA (данные). Тактирование всегда выполняется
34
устройством, то есть мышью или клавиатурой. В дальнейшем рассмотрим
интерфейс на примере работы клавиатуры. На рис. 1.6.3 представлена
временна диаграмма сигналов.
Рисунок 1.6.3 – Временная диаграмма сигналов PS/2
Все данные передаются посылками длиной 1 байт. При этом
дополнительно передаются еще 3 служебных бита. Стартовый бит, всегда
равный нулю, бит проверки четности и завершающий бит всегда равный
единице. Таким образом, за один раз передается 11 бит. Чтение данных
происходит по фронту сигнала тактирования. Как правило, данные
передаются от периферийного устройства к компьютеру. Однако, интерфейс
поддерживает передачу данных в обратную сторону. В таком случае передача
инициируется
материнской
платой,
путем
подачи
нуля
на
линию
тактирования, после чего устройство вырабатывает сигнал тактирования, а
материнская плата передает данные (например команды на включение
светодиодов клавиатуры).
Так как передача двунаправленная, для защиты от коллизий с обоих
сторон используются выходы типа «открытый коллектор» и подтягивающие
резисторы. Условная схема показана на рис. 1.6.4.
35
Рисунок 1.6.4 – Схема устройства линий PS/2
Подобная организация позволяет избежать ситуаций, когда обе стороны
попытаются подать разные сигналы на линию.
Протокол передачи данных от клавиатуры подразумевает передачу
различных кодов при нажатии какой либо клавиши. Эти коды принято
называть скан кодами. На рис. 1.6.5 представлены скан коды основных клавиш
клавиатуры. Коды представлены в шестнадцатеричном виде.
Рисунок 1.6.5 – Скан коды клавиатуры
36
Следует отметить, что для ряда клавиш применяются скан коды
состоящие из нескольких байт. Кроме того существуют специальные
служебные коды управления и настройки.
37
2. ПРОЦЕСС ЗАГРУЗКИ КОМПЬЮТЕРА
Загрузочная последовательность стандартного IBM-совместимого
персонального компьютера.
После
нажатия
кнопки
Power
источник
питания
выполняет
самотестирование. Если все напряжения соответствуют номинальным в
пределах заданных погрешностей, источник питания спустя 0,1...0,5 с выдаёт
на
материнскую
плату
сигнал
а
PowerGood,
специальный
триггер,
вырабатывающий сигнал RESET, получив его, снимает сигнал сброса с
соответствующего входа микропроцессора. Следует помнить, что сигнал
RESET устанавливает сегментные регистры и указатель команд в следующие
состояния (не используемые в реальном режиме биты не указываются):
CS=FFFFh; IP=0; DS=SS=ES=0 и сбрасывает все биты управляющих
регистров, а также обнуляет регистры арифметическо-логического устройства.
С момента снятия этого сигнала микропроцессор начинает работу в
реальном режиме и в течение примерно 7 циклов синхронизации приступает к
выполнению инструкции, считываемой из ROM BIOS по адресу FFFF:0000.
Размер области ROM BIOS от этого адреса до конца равен 16 байт, и в ней по
указанному адресу записана команда перехода на реально исполняемый код
BIOS. В этот момент процессор не может выполнять никакую другую
последовательность команд, поскольку нигде в любой из областей памяти,
кроме BIOS, её просто не существует.
Последовательно выполняя команды этого кода, процессор реализует
функцию начального самотестирования POST (Power-On Self Test). На данном
этапе тестируются процессор, память и системные средства ввода/вывода, а
также производится конфигурирование программно-управляемых аппаратных
средств
материнской
платы.
Часть
конфигурирования
выполняется
однозначно, другая часть может определяться положением джамперов
(перемычек или переключателей) системной платы, но ряд параметров
возможно (а иногда и необходимо) устанавливать пользователю. Для этих
целей
служит
утилита
Setup,
встроенная
38
в
код
BIOS.
Параметры
конфигурирования, установленные с помощью этой утилиты, запоминаются в
энергонезависимой
памяти,
питаемой
от
миниатюрной
батарейки,
размещённой на материнской плате. Часть из них всегда хранится в
традиционной CMOS Memory, объединённой с часами и календарём RTC
(Real Time Clock). Кроме этой части статически определяемых параметров,
имеется
область
энергонезависимой
памяти
ESCD
для
поддержки
динамического конфигурирования системы Plug and Play, которая может
автоматически обновляться при каждой перезагрузке компьютера.
Утилита BIOS Setup имеет интерфейс в виде меню или отдельных окон,
иногда даже с поддержкой мыши. Для входа в Setup во время выполнения
POST появляется предложение нажать клавишу DEL. В других типах BIOS (в
отличие от указанного выше) для этого может использоваться сочетание
клавиш Ctrl+Alt+Esc, Ctrl+Esc, клавиша Esc, бывают и другие варианты
(например, нажать клавишу F12 в те секунды, когда в правом верхнем углу
экрана виден прямоугольник). В последнее время появились версии BIOS, в
которых вход в Setup осуществляется нажатием клавиши F2, однако чаще
клавиши F1 или F2 используются для вызова меню Setup, если POST
обнаружит ошибку оборудования, которая может быть устранена сменой
начальных установок. Для некоторых BIOS удержание клавиши INS во время
POST позволяет установить настройки по
умолчанию, отменяя
все
«ускорители». Это бывает удобно для восстановления работоспособности
компьютера после попыток его неудачного «разгона». Выбранные установки
сохраняются при выходе из Setup (по желанию пользователя) и начинают
действовать с момента следующего выполнения POST.
При выполнении каждой подпрограммы POST записывает её сигнатуру
(код)
в
диагностический
регистр.
Этот
регистр
физически
должен
располагаться на специальной плате диагностики (сигнатурном анализаторе,
или так называемой POST-карте), устанавливаемой в слот системной шины
при анализе неисправности. Такие POST-карты бывают в двух исполнениях:
для шин ISA и PCI. На данной плате обязательно устанавливается
двухразрядный семисегментный индикатор, высвечивающий содержимое
39
регистра диагностики. Возможно также наличие двоичного индикатора
адреса. В пространстве ввода/вывода регистр занимает один адрес, зависящий
от архитектуры РС (версии BIOS). Например, для ISA, EISA – 80h; ISA
Compaq – 84h; ISA-PS/2 – 90h; для некоторых моделей EISA – 300h; MCA-PS/2
– 680h. Имея в наличии подобный сигнатурный анализатор по индицируемым
кодам, можно определить, на каком этапе остановился POST. Зная
специфическую таблицу сигнатур для каждой версии BIOS, легко определить
неисправность системной платы.
Перечислим в порядке выполнения основные тесты POST для BIOS
AWARD V4.51 и их сигнатуры, высвечиваемые POST-картой на индикаторе
регистра диагностики. Следует отметить, что далеко не все перечисленные
ниже коды видны на индикаторе в процессе нормальной загрузки компьютера:
некоторые высвечиваются лишь в том случае, если POST останавливается.
Происходит это потому, что многие подпрограммы POST исполняются
настолько быстро, что человеческий глаз не в состоянии уследить за
индицируемым состоянием регистра диагностики, а некоторые коды
появляются только при обнаружении неисправности.
Порядок поиска загрузочного диска на компьютерах x86 (FDD, жёсткие
диски IDE и SCSI, устройства CD-ROM) задаёт BIOS. Современные BIOS
позволяют
переконфигурировать
этот
порядок,
называемый
последовательностью загрузки (boot sequence). Если при этом дисковод A:
включён в последовательность загрузки первым и в нём находится дискета,
BIOS попытается использовать эту дискету в качестве загрузочной. Если
дискеты в дисководе нет, BIOS проверяет первый жёсткий диск, который к
этому времени уже инициализировался, и выполняет команду INT19h.
Процедура обработки прерывания INT19h для загрузки BOOT-сектора должна
прочитать сектор с координатами Cylinder:0 Head:0 Sector:1 и поместить его
по адресу 0000:7С00h, после чего осуществляется проверка, является ли диск
загрузочным. Сектор MBR (Master Boot Record – главная загрузочная запись)
на жёстком диске находится по тому же физическому адресу, что и BOOTсектор на дискете (цилиндр 0, сторона 0, сектор 1).
40
Если при проверке загрузочный сектор не обнаружен, т.е. два последних
байта этого сектора (его сигнатура) не равны 55ААh, вызывается прерывание
INT18h. При этом на экране появляется предупреждающее сообщение,
зависящее от производителя BIOS компьютера.
Сектор MBR записывается на жёсткий диск программой FDISK, поэтому
если HDD был отформатирован на низком уровне, во всех его секторах
находятся нули и, естественно, первый сектор не может содержать
необходимой сигнатуры. Отсюда следует, что сообщения об ошибке будут
выдаваться, если диск не разбивался на разделы (логические диски). Главная
загрузочная запись обычно не зависит от операционной системы (на
платформах Intel она используется для запуска любой из операционных
систем). Код, содержащийся в главной загрузочной записи, сканирует таблицу
разделов (partition table) в поисках активного системного раздела. Если в
таблице разделов активный раздел не обнаружен или хотя бы один раздел
содержит неправильную метку, а также если несколько разделов помечены
как активные, выдаётся соответствующее сообщение об ошибке.
Код главной загрузочной записи определяет расположение загрузочного
(активного) раздела, считывая таблицу разделов, расположенную в конце
MBR. Если активный раздел найден, производится чтение его загрузочного
сектора и определяется, является ли он действительно загрузочным. Попытка
чтения может осуществляться до пяти раз, в противном случае выдаётся
сообщение об ошибке, и система останавливается. Если загрузочный сектор
найден, Master Boot Record передаёт управление коду загрузочного сектора в
активном (загрузочном) разделе, который содержит загрузочную программу и
таблицу параметров диска.
41
3. BIOS МАТЕРИНСКОЙ ПЛАТЫ - ЗВУКОВЫЕ СИГНАЛЫ
ОШИБОК (БИПЕР-СИГНАЛЫ)
Сигналы PC SPEAKER для AMI BIOS представлены в таблице 3.1.1.
Таблица 3.1.1 – сигналы PC SPEAKER
Сигналов нет
1 короткий сигнал
2 коротких сигнала
3 коротких сигнала
4 коротких сигнала
5 коротких сигналов
6 коротких сигналов
7 коротких сигналов
8 коротких сигналов
9 коротких сигналов
10 коротких
11
коротких
сигналов
1 длинный + 2
коротких сигнала
1 длинный + 3
коротких сигнала
1 длинный + 8
коротких сигналов
Неисправен или не подключен к материнской плате блок питания
Ошибок не обнаружено. Компьютер готов к работе
Ошибка четности оперативной памяти. Перезагрузите компьютер. Проверьте
установку модулей памяти. Возможно требуется замена модулей памяти
Ошибка при работе основной памяти (первых 64 Кбайт). Перезагрузите компьютер.
Проверьте установку модулей памяти в слотах. Возможно требуется замена модулей
памяти
Неисправен системный таймер. Возможно требуется замена материнской платы
Неисправен центральный процессор. Возможно требуется замена процессора
Неисправен контроллер клавиатуры. Проверьте качество соединения последней с
разъемом на материнской плате. Попробуйте заменить клавиатуру. Если это не
помогло, то возможно требуется заменить материнскую плату.
Неисправна материнская плата
Проблемы с видеокартой
Ошибка контрольной суммы содержимого микросхемы BIOS. На экране монитора
может появиться соответствующее сообщение. Требуется либо замена микросхемы,
либо перезапись ее содержимого (если это Flash-память)
Невозможно произвести запись в CMOS-память. Требуется замена микросхемы
CMOS или материнской платы
Неисправна внешняя кэш-память. Требуется замена модулей кэш-памяти
Неисправна видеоплата. Проверьте соединение монитора с разъемом на видеоплате.
Возможно требуется замена видеокарты
Неисправна видеоплата. Проверьте соединение монитора с разъемом на видеоплате.
Возможно требуется замена видеокарты
Проблемы с видеоплатой, или не подключен монитор. Проверьте еще раз установку
видеоплаты в слоте расширения
42
4. НАЗНАЧЕНИЕ И ОПИСАНИЕ POST ТЕСТИРОВАНИЯ И POSTКАРТЫ
POST (англ. Power-On Self-Test) — самотестирование после включения.
Проверка аппаратного обеспечения компьютера, выполняемая при его
включении. Выполняется программами, входящими в BIOS материнской
платы.
Сокращённый тест включает:
 Проверку целостности программ BIOS в ПЗУ, используя контрольную
сумму.
 Обнаружение и инициализацию основных контроллеров, системных шин
и подключенных устройств (графического адаптера, контроллеров
дисководов и т. п.), а также выполнение программ, входящих в BIOS
устройств и обеспечивающих их самоинициализацию.
 Определение размера оперативной памяти и тестирования первого
сегмента (64 килобайт).
Полный регламент работы POST:
 Проверка регистров процессора;
 Проверка контрольной суммы ПЗУ;
 Проверка системного таймера и порта звуковой сигнализации (для IBM
PC — ИМС i8255 или аналог);
 Тест контроллера прямого доступа к памяти;
 Тест регенератора оперативной памяти;
 Тест нижней области ОЗУ для проецирования резидентных программ в
BIOS;
 Загрузка резидентных программ;
 Тест стандартного графического адаптера (VGA);
 Тест оперативной памяти;
 Тест основных устройств ввода (НЕ манипуляторов);
43
 Тест CMOS
 Тест основных портов LPT/COM;
 Тест накопителей на гибких магнитных дисках (НГМД);
 Тест накопителей на жёстких магнитных дисках (НЖМД);
 Самодиагностика функциональных подсистем BIOS;
 Передача управления загрузчику.
Выбор между прохождением полного или сокращенного набора тестов при
включении компьютера можно задать в программе настройки базовой
системы ввода-вывода, Setup BIOS.
В большинстве персональных компьютеров в случае успешного
прохождения POST системный динамик издаёт один короткий звуковой
сигнал, в случае сбоя — различные последовательности звуковых сигналов.
Кроме того, BIOS генерирует код текущего состояния загрузки (и, в случае
сбоя, соответственно ошибки), который
можно узнать при помощи
комбинации светодиодов или семисегментных индикаторов (на некоторых
материнских платах), а также на POST Card – плате, которая вставляется в
слот расширения на материнской плате (либо уже встроена в нее) и
отображает код ошибки на своем индикаторе.
POST-карта, позволяющая диагностировать неполадки на стадии запуска
компьютера.
Сопоставить конкретный звуковой код, текстовое сообщение на мониторе
или код POST с причиной сбоя во время загрузки компьютера можно по
документации производителя BIOS, материнской платы или дополнительной
платы контроллера устройства.
POST-карта (рис. 4.1.1) — плата расширения, имеющая собственный
цифровой индикатор и выводящая на него коды инициализации материнской
платы. По последнему выведенному коду можно определить, в каком из
компонентов имеется неисправность. Данные коды зависят от производителя
BIOS материнской платы. В случае отсутствия ошибок и нормального
44
прохождения теста POST выдаёт на свой индикатор не меняющееся на
протяжении работы компьютера значение, зависящее от версии BIOS,
например, на большинстве плат по окончании инициализации выдаётся код
FF.
Рисунок 4.1.1 – POST-карта
Коды контрольных точек POST AMI BIOS 8 V 1.4
В табл. 4.1.1 представлены POSTкоды контрольных точек AMI BIOS 8 V 1.4.
Код
контрольной
точки (hex)
Таблица 4.1.1 – POST-коды контрольных точек AMI BIOS 8 V 1.4
03
04
05
06
08
C1
C2
C5
C6
C7
0A
Выполненная проверка
Запрещаются операции: контроля четности, обработки прерываний NMI,запуска видеосистемы и
блокируется работа контроллера ПДП. Инициализируется область данных текущего выполнения
BIOS и POST
Выполняется проверка напряжения питания аккумулятора и контрольной суммы CMOS. Если
контрольная сумма не корректна, память при включении питания обновляется значением по
умолчанию и очищается пароль. Инициализируется регистр состояния А. Инициализируется база
данных переменных для Setup, а также обоих контроллеров прерываний (совместимых с ИМС 8259)
Инициализируются линии запросов прерываний IRQ контроллеров прерываний от УВВ, а также
размечается таблица векторов прерываний
Выполняется чтение/запись интервального таймера, при этом задействуется обработчик для
прерывания POST INT 1Ch. Разрешается линия IRQ 0
Инициализируется процессор. Выполняется BAT-тест контроллера клавиатуры, включается
синхронизация клавиатуры C0 Подготовка процессора к работе. Отключение кэша, подготовка к
работе контроллера процессорного контроллера APIC
Начальная установка параметров процессора для загрузки информации
Начальная установка параметров процессора для выполнения POST
Перечисление и начальная настройка приложений процессора
Перезапускается кэш для начальной настройки процессора
Выход процессора из режима инициализации
Инициализируется контроллер клавиатуры (совместимый с ИМС 8742)
45
0B
0C
0E
13
24
30
2E
31
33
37
38
39
3A
3B
3C
40
50
52
60
75
78
7A
7C
84
85
87
8C
8D
8E
90
A0
A1
A2
A4
A7
A8
A9
AA
AB
AC
B1
00
Обнаружение подключенной компьютерной мыши PS/2
Обнаружение подключенной клавиатуры
Проверяются и инициализируются различные устройства ввода. Модификация изменяемого ядра.
Захват прерывания INT 09h. Обработчик подготавливает линию IRQ 1. Распаковка всех имеющихся
языковых модулей, отображение логотипа BIOS и логотипа модулей Silent
Ранняя инициализация регистров чипсета
Распаковка и инициализация BIOS-модулей любых платформ
Инициализируется компонент SMI (System Management Interrupt) 2A Инициализируются различные
устройства посредством DIM (Device Initialization Manager) 2C Инициализируются различные УВВ.
Обнаружение и инициализация подключенного видеоадаптера, который содержит расширение BIOS
Инициализируются все устройства вывода
Выделение области памяти для блока ADM и его распаковка. Инициализация ADM и передача
управления. Настройка языка и шрифта. Активизация модуля ADM
Инициализируются приложения модуля загрузчика. Подготовка окна дисплея для просмотра
текстовой информации
Отображаются заставки сообщений, информации о процессоре, сообщений об установочных
клавишах и прочей специфической информации OEM (производителя)
Инициализируется компонент DIM
Инициализируется контроллер ПДП
Инициализируется дата/время в RTC
Проверка всей памяти, смонтированной на системной плате. Тестовый пример для клавиш <Del> и
<Esc>, предназначенных для сокращения числа проходов теста памяти. Отображение количества
общей памяти на системной плате
Продолжение инициализации регистров чипсета
Обнаружение успешно установленных в системе устройств параллельного и последовательного
портов, математического сопроцессора и пр. Модификация BDA, EBDA и т.д.
Программирование модулей управления памяти различных разновидностей, представленных в
системе, корректировка объема ОЗУ
Модификация в CMOS объема ОЗУ. Размещение в ОЗУ EBDA
Инициализируется состояние клавиши <Num Lock> и программируется скорость печати клавиатуры
Инициализируется прерывание INT 13h и подготавливается к поиску устройств IPL
Инициализируется управление BIOS устройствами IPL и расширениями BIOS
Инициализируются остальные расширения BIOS
Генерирование и запись содержимого ESCD в энергонезависимую память
Составление отчета об ошибках, выявленных при выполнении POST
Отображение на мониторе ошибок для пользователя, получение ответа от пользователя на
предоставленную информацию
Если вы хотите настроить ПК и вызвали программу Setup BIOS, то она должна запуститься
Завершение инициализации регистров чипсета
Если поддерживается подсистема ACPI, то выполняется построение таблицы ACPI
Программирование параметров периферийных устройств. Запрет или разрешение прерывания NMI (в
зависимости от настройки)
Завершающая инициализация POST модуля SMI
Проверяется пароль загрузки (в зависимости от настройки)
Выполняется операция очистки, необходимой перед запуском программы загрузки операционной
системы
Подготовка отображения на экране выполняемых модулей BIOS, участвующих в загрузке
операционной системы. Заполнение свободной памяти в адресном пространстве сегмента от F000h до
0FFh. Инициализация таблицы Microsoft IRQ Routing Table. Подготовка используемого при загрузке
языкового модуля. Запрет отображения системной конфигурации (в зависимости от настройки)
Инициализируется языковый модуль
В случае выбора соответствующей опции отображается экран заставки системной конфигурации.
Настройка процессора перед загрузкой, которая включает также заполнение регистров MTRR
Завершение программирования MTRR, подготовка процессора для загрузки
операционной системы
Ожидание ввода пользователем данных конфигурации (в зависимости от
настройки)
Сброс прерываний POST — INT 1Ch, INT 09h. Отключение модуля ADM
Подготовка BBS к загрузке обработчика прерывания INT 19h
Завершение инициализации регистров чипсета
Сохранение контекста для подсистемы ACPI
Передача управления через прерывание INT 19h загрузчику операционной системы
46
5.Снятие временных диаграмм сигналов интерфейса PS/2
5.1 Описание измерительного прибора
Осциллографы АСК-2034, АСК-2067 (далее — прибор) предназначены
для исследования электрических сигналов путем их визуального наблюдения
на жидкокристаллическом индикаторе и измерения их амплитудных и
временных параметров. Осциллографы предназначены
лабораторных
и
цеховых
условиях
и
могут
для работы в
использоваться
исследовательских и ремонтных работ.
Рисунок 5.1.1 – Описание передней панели и кнопок
1) Кнопки меню функций
2) Управление горизонтальной системой
3) Управление системой запуска
4) Управление вертикальной системой
5) Входные разъёмы
6) Разъём для компенсации пробника
7) Функциональные кнопки меню F1-F5
47
для
5.2 Методика снятия ВД
Выполнение простых измерений. В этом примере показано получение
осциллограммы неизвестного сигнала в цепи, автоматическое измерение его
частоты и амплитуды.
Для быстрого
получения осциллограммы
сигнала выполните
следующее:
а) Установите ослабление переключателем на пробнике и в меню канала
осциллографа – 10X.
б) Подайте, используя пробник, сигнал на канал CH1.
в) Нажмите кнопку AUTOSET.
Осциллограф выполнит
автоматическую настройку
для получения
оптимальной осциллограммы. Вы можете затем выполнить дополнительную настройку вертикальной, горизонтальной
системы для соответствия осциллограммы вашими требованиями.
Выбор режим автоматических измерений.
Осциллограф позволяет выполнять автоматические измерения для
большинства видов сигналов. Для измерения частоты,
периода, среднего значения и амплитуды сигнала выполните следующие.
а)
Нажмите на кнопку MEASURE для вызова меню функции
автоматических измерений.
б) Нажатием кнопки F1 выберите меню установки источника “Source”.
в) Нажатием кнопок F2, F3, F4, F5 выберите “CH1”.
г)
Нажатием кнопки F1 выберите меню типов измеряемых величин
“Type”.
д) Нажатием кнопки F2 выберите “Freq”.
е) Нажатием кнопки F3 выберите “Period”.
ж) Нажатием кнопки F4 выберите “Mean”.
з) Нажатием кнопки F5 выберите “Pk-Pk”.
Результаты измерения частоты, периода, среднего значения и амплитуды
сигнала будут отображены в соответствующих окнах, они будут периодически
48
изменяться с изменением сигнала .
Регистрация однократного сигнала
Цифровой запоминающий
осциллограф позволяет
регистрировать
непериодические сигналы, например одиночный импульс, выброс и т.п. При
регистрации однократного сигнала для правильного выбора уровня и фронта
запуска, необходимо предварительно знать
сигнала.
Например,
некоторые параметры
для регистрации логического ТТЛ
этого
сигнала нужно
установить уровень запуска 2 В и выбрать запуск по нарастающему фронту.
Если параметры этого сигнала неизвестны, попробуйте получить
осциллограмму обычным способом или, используя автоматическую настройку
осциллографа, чтобы получить информацию для выбора уровня и фронта
запуска.
Для снятия сигналов необходимо выполнить следующие действия:
1. Установите ослабление переключателем на пробнике и в меню канала
осциллографа – 10X.
2.
При помощи регуляторов VOLTS/DIV и SEC/DIV установите
требуемые
для
наблюдения
осциллограммы
сигнала
коэффициенты
вертикального отклонения и горизонтальной развертки.
3.
Нажмите на кнопку ACQUIRE для вызова на экран меню “ACQU
MODE”.
4.
Нажатием кнопки F2 выберите “Peak Detect”.
5.
Вращением регулятора LEVEL установите уровень запуска на
середину регистрируемого сигнала.
6.
Если в окне состояния запуска, расположенном в верхней части
экрана отсутствует надпись “Ready”, нажмите на
RUN/STOP
для запуска регистрации и прибор
начнет ожидание
выполнения заданного условия запуска. При достижении сигналом уровня
запуска, осциллограф зарегистрирует требуемое количество точек и затем
выведет полученную осциллограмму на экран. Этот режим работы
49
осциллографа позволяет легко регистрировать случайные события. Например,
для регистрации короткого выброса с большой амплитудой
установите
уровень запуска больше чем амплитуда основного сигнала, затем нажмите
кнопку RUN/STOP и ждите регистрации процесса осциллографом. При
появлении ожидаемого выброса прибор запустится автоматически и запишет
форму сигнала до и после момента запуска. Перемещая стрелку-указатель
момента запуска вращением регулятора HORIZONTAL POSITION можно
установить отрицательную задержку, что позволит наблюдать форму сигнала
до момента появления ожидаемого выброса (см. рис. 17).
7. Нажмите на кнопку TRIG MENU для вызова меню запуска.
8. Нажмите на кнопку F1 и выберите тип запуска по фронту “Edge”.
9.
Нажмите на кнопку F4 и выберите автоматический режим зауска
“Single”.
10. Нажмите на кнопку F2 и выберите запуск по нарастающему фронту
“Rising”.
50
Ниже представлены осциллограммы сигналов полученных в процессе
изучения интерфейса PS/2. Верхняя линия отображает сигнал CLOCK, нижняя
линия отображает сигнал DATA. На рис. 5.2.1 представлена осциллограмма
сигналов на интерфейсных линиях PS/2 при нажатии кнопки «Х» на
клавиатуре.
Рисунок 5.2.1 – Временная диаграмма сигналов с клавиатуры
Проведем расшифровку полученного сигнала. Данные расшифровки
представлены в табл. 5.2.1
Таблица 5.2.1 – Расшифровка сигналов снятых с клавиатуры
Такт
1
2
3
4
5
6
7
8
9
10
11
DATA 0
0
1
0
0
0
1
0
0
1
1
51
В соответствии со спецификацией PS/2 выделим данные из полученной
последовательности. Последовательность состоит из 11 бит, что соответствует
спецификации. Первый бит – СТАРТ 0, последний бит СТОП 1, что также
соответствует спецификации. Последовательность бит данных представляет
собой 0100 0100. Так как данные передаются начиная с младшего бита, то для
правильного представления двоичного числа следует записать их в обратном
порядке 0b00100010 или, если перевести в шестнадцатеричный вид 0x22. Как
видим, количество единиц в данных четное, а значит 10й бит четности также
правильно установлен в единицу. Полученный скан код 0х22 соответствует
клавише «Х», тем самым подтверждается правильность снятия и расшифровки
временных диаграмм с клавиатуры.
52
Список литературы
1. http://www.wimsbios.com/HTML1/chaintech.html
2. http://www.files.lt/ (файл 5idm2.pdf)
3. http://www.thegreenhouse.us/th99/m/mpent_2.php
4. http://marsohod.org/index.php/ourblog/11-blog/56-ps2
5. http://www.rlocman.ru/shem/schematics.html?di=55566
6. http://device.com.ru/material/shini_7.shtml
53
54