Лабораторная работа № 7 дешифратор адресов областей портов ввода-вывода,

Лабораторная работа № 7
Шинный формирователь, буфер данных между шинами SD и XD,
дешифратор адресов областей портов ввода-вывода,
подсистема клавиатуры
Цель работы: Изучить принципиальную схему и функции сигналов шинного
формирователя, буфера данных между шинами SD и XD, дешифратора адресов областей
портов ввода-вывода, подсистемы клавиатуры
Порядок выполнения работы
1) Изучить рисунки 1 и 2 ( Рисунок 1 - Принципиальная схема шинного
формирователя, буфера данных между шинами SD и XD, дешифратора адресов областей
портов ввода-вывода; Рисунок 2– Подсистема клавиатуры и порт 61).
2) Определить функциональное назначение основных сигналов шинного
формирователя, буфера данных между шинами SD и XD, дешифратора адресов областей
портов ввода-вывода, подсистемы клавиатуры и порта 61.
3) Используя шаблоны, построить принципиальную схему шинного формирователя,
буфера данных между шинами SD и XD, дешифратора адресов областей портов вводавывода, подсистемы клавиатуры и порта 61.
4) Оформить отчет.
1
(6)
DIR 245
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
SD0
SD1
SD2
SD3
SD4
SD5
SD6
SD7
(6)
GATE 245
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
SD8
SD9
SD10
SD11
SD12
SD13
SD14
SD15
Часть схемы конвертора
(перекос байтов)
ALS245
SD0
SD1
SD2
SD3
SD4
SD5
SD6
SD7
9
8
7
6
5
4
3
2
1
19
A
A
A
A
A
A
A
A
DIR
G
B
B
B
B
B
B
B
B
11
12
13
14
15
16
17
18
SD8
SD9
SD10
SD11
SD12
SD13
SD14
SD15
Буфер данных между
шинами SD и XD
ALS245
SD0
SD1
SD2
SD3
SD4
SD5
SD6
SD7
9
8
7
6
5
4
3
2
19
1
ACK
(3)
HLDA
(19)
-MASTER
ALS08
13 1
11
12
(5)
(5)
(15)
XA9
XA8
-XIOR
ALS27
2 &
13
12
1
(3)
-NPCS
(2)
-INTA
(5)
(5)
(5)
XA5
XA6
XA7
11
12
13
14
15
16
17
18
ALS04
1
8
XD0
XD1
XD2
XD3
XD4
XD5
XD6
XD7
(14,15,16,17,18)
(14,15,16,17,18)
(14,15,16,17,18)
(14,15,16,17,18)
(14,15,16,17,18)
(14,15,16,17,18)
(14,15,16,17,18)
(3,14,15,16,17,18)
ACK
(3)
-ACK
(4,15)
S51
1 &
1
3
ALS04
1
8
B
B
B
B
B
B
B
B
9
13
9
A
A
A
A
A
A
A
A
G
DIR
9 &
10
Дешифратор адресов
областей портов вводавывода процессора
ALS138
1 A
2 B
3 C
4 G2A
5 G2B
6 G1
Y0
Y1
Y2
Y3
Y4
Y5
Y6
15
14
13
12
11
10
9
Y7 7
-DMA1CS
-INTR1CS
-T/C CS
-PPI CS
-PGREGCS
-INTR2CS
-DMA2CS
-CS287
(14)
(16)
(16)
(18)
(15)
(16)
(14)
(3)
Рисунок 1 - Принципиальная схема шинного формирователя, буфера данных между
шинами SD и XD, дешифратора адресов областей портов ввода-вывода
2
Организация шинного формирователя, буфера данных между шинами SD и XD, дешифратора адресов областей
портов ввода-вывода в микрокомпьютере с архитектурой PC AT.
На рисунке представлен шинный формирователь, буфер данных между шинами SD и XD, дешифратор адресов
областей портов ввода-вывода. Шинный формирователь обеспечивает передачу данных между байтом SDOSD7 и байтом SD8-SD15. Направление передачи информации между шинами SD и XD управляется сигналом
XDDIR.
ALS245 – Восьмиканальный двунаправленный формирователь с тремя состояниями на выходе.
Отечественный аналог – микросхема КР1533АП6 представляет собой восьмиразрядный двунаправленный
приемопередатчик с тремя состояниями на выходе и без инверсии входной информации, применяется в
качестве интерфейсной схемы в системах с магистральной организацией обмена информации, в системах
цифровой автоматики и микропроцессорных устройствах. Режим работы определяется комбинацией сигналов
Для обеспечения работы на относительно низкоомную или большую емкостную нагрузку выходы микросхемы
умощнены по сравнению со стандартными. Для уменьшения времени переключения микросхемы в третье
состояние и гарантированного запирания выходного транзистора во всем температурном диапазоне применена
специальная цепь управления третьим состоянием. Применение во входных какскадах микросхемы
КР1533АП6, как и во всей серии КР1533, транзисторов р-n-р типа обеспечивает высокую нагрузочную
способность премопередатчиков.
Таблица истинности
G
DIR
Операция
H
X
3-е состояние (Z)
L
H
AB
L
L
BA
ALS04 – Шесть логических элементов НЕ.
Отечественный аналог КР1533ЛН1. Микросхема содержит шесть идентичных логических элемента со
стандартными активными выходами, выполняющих Булевы функции Y= D .
Таблица истинности
D
Y
H
L
L
H
S51 – Два логических элемента: 2-2И-2ИЛИ-НЕ и 3-3И-2ИЛИ-НЕ.
Отечественный аналог – КР1530ЛР11.
Микросхема содержит два логических элемента со стандартными выходами, выполняющими Булевы функции
Y1= 1D1*1D2 *1D3  1D4 *1D5 *1D6 и Y2= 2D1* 2D2  2D3 * 2D4 в положительной логике.
Таблица истинности
2D1
2D2
2D3
2D4
Y2
H
H
X
X
L
X
X
H
H
L
любые другие комбинации
H
1D1 1D2 1D3 1D4 1D5 1D6
Y1
H
H
H
X
X
X
L
X
X
X
H
H
H
L
любые другие комбинации
H
ALS08 – Четыре логических элемента 2И.
Отечественный аналог 1531ЛИ1.
3
Микросхема содержит четыре идентичных логических элемента со стандартными активными выходами,
выполняющих Булевы функции Y=D1*D2 или Y  D1  D 2 в положительной логике.
Таблица истинности
D1
D2
H
H
L
H
H
L
L
L
Y
H
L
L
L
ALS27 – 3 логических элемента 3ИЛИ-НЕ.
Отечественный аналог – КР1533ЛЕ4. Микросхема содержит три идентичных логических элемента со
стандартными активными выходами, выполняющих Булевы функции Y= D1  D2  D3 или
Y= D1 * D2 * D3 в положительной логике.
Таблица истинности
D1
D2
H
X
X
H
X
X
L
L
D3
X
X
H
L
Y
L
L
L
H
ALS138 – дешифратор/демультиплексор 3 на 8.
Отечественный аналог – КР1533ИД7. Микросхема представляет собой дешифратор/демультиплексор 3 на 8.
при работе микросхемы в качестве дешифратора входы D1, D2, D4 являются информационными, а входы
С1, C 2, C 3 играют роль стробирующих. При работе микросхемы в качестве демультиплексора 1-8 входы D1,
D2, D4 являются селектирующими и подача на них соответствующего кода позволяет сигналу проходить от
информационного входа к выбранному выходу. Роль информационного входа играет С1, а C 2, C 3 являются
стробирующими.
С1
X
L
H
H
H
H
H
H
H
H
Таблица истинности
Вход
D1 D2 D3
C2 *
H
X
L
L
L
L
L
L
L
L
X
X
L
H
L
H
L
H
L
H
X
X
L
L
H
H
L
L
H
H
X
X
L
L
L
L
H
H
H
H
Выход
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
C 2 * = C 2  C3
Внешние сигналы:
-NPCS – сигнал выбора сопроцессора.
INTA – шинный цикл
DIR245 и GATE245 – сигналы управления направлением передачи и разрешения передачи шинным
формирователем между младшим и старшим байтами шины SD (перекос байтов);
4
XIOR – Команда чтения из порта ввода-вывода.
XA<5-9>– сигналы с шины адреса.
-PPI CS – сигнал выбора PPI-порта
XD0-7 – сигнал с шины данных.
ACK – импульс подтверждения приема байта (запрос на прием следующего).
-CS287 – внутренний сигнал интерфейсной платы.
SD<15...0> - старшая половина шины данных.
HLDA – подтверждение захвата и управления системной шиной (сигнал передается ЦП);
CS – сигнал выбора.
MASTER – меняет направление передачи адреса.
T/C – Сигнал (Terminal Count - Окончание счета) разрешается контроллером ПДП тогда, когда по
какому-либо из каналов ПДП будет окончен счет числа пересылок данных, то есть все пересылки данных
выполнены.
INTR - выходной сигнал, используемый для прерывания процессора;
DMA 1CS, DMA 2CS – сигналы выбора контроллера ПДП.
Порт 61
(1)
(16)
-RESET
-PORT6 WR
(18)
-PORT8 RD
ALS175
9 CLK
12 D1
15 D2
13 D3
4 D4
Q1
Q1
Q2
Q2
Q3
Q3
Q4
Q4
10
11
7
8
15
14
2
3
A
A
A
A
11
13
15
17
A
A
A
A
8
6
4
2
TIM 2
GATE SPK
(16)
SPKR
DATA
(16)
ENB RAM
PCK
(11)
ENA IO CK
(3)
1 CLR
ALS244
5B
XD0
XD1
XD2
XD3
Контроллер клавиатуры
8042
40
26
5
25
7
20
(15)
(15)
(18)
(5)
-XIOR
-XIOW
-8042CS
XA2
8
10
6
9
(13)
(13)
(13)
(13)
(13)
(13)
(13)
(13)
XD0
XD1
XD2
XD3
XD4
XD5
XD6
XD7
12
13
14
15
16
17
18
19
VCC
VDD
-SS
PROG
EA
VSS
P10
P11
P12
P13
-RO
-WR
-CS
A0
27
28
29
30
XD4
XD5
XD6
XD7
NC
NC
NC
NC
SW1
P14
P15
P16
P17
D0
D1
D2
D3
D4
D5
D6
D7
31
32
33
34
9
7
5
3
19
12
14
16
18
1
Y
Y
Y
Y
G1
Y
Y
Y
Y
G2
5B
R16
Разъём
индикации
включения
питания и
блокировки
клавиатуры
1
2
3
4
5
Переключатель
типа
видеоадаптера
0
J20
21
22
23
24
NC
NC
P24 35
P25 36
NC
P20
P21
P22
P23
5B
-RAM SEL
RC
A20 GATE
(5)
(22)
(1)
OPT BUF
FULL
(16)
RN5-2
5B
(1)
RESET
ALS04
5 1 6
4 -RESET
RN5-8
5B
R31
(3)
PCLK
1
1
2
P26 37
ALS00
1 &
3
2
07
5 1 6
2 XTAL1
L1
5B
Разъём
клавиатуры
R32
P27 38
(3)
-PCLK
13
1
12
07
9 1 8
3 XTAL2
L2
5B
C77
1 TEST0
39 TEST1
SYNC 11
KBD DATA
KBD CLK
(10)
(3)
(16)
(21)
1
2
3
4
5
NC
C76
C78
RN5-9
KBD CLK
KBD DATA
KBD GND
KBD 5B
J22
5B
PCK
IO CH CK
OUT 2
REF DET
Рисунок 2– Подсистема клавиатуры и порт 61
Организация подсистемы клавиатуры и порта 61 в микрокомпьютере с архитектурой PC AT.
5
Подсистема клавиатуры реализована на однокристальной микроЭВМ типа 8042.
ALS175 – четыре D-триггера с прямыми и инверсными выходами.
Отечественный аналог – КР1533ТМ8. Микросхема КР1533ТМ8 представляет собой четыре триггера D-типа с
прямыми и инверсными выходами и предназначена для создания устройств памяти ЭВМ и цифровой
автоматики широкого применения. Отличительная особенность микросхемы – наличие общих для всех
триггеров синхровхода C и входа сброса R . Тактирование осуществляется передним фронтом синхросигнала
С, а установка прямых выходов в состояние низкого уровня – низким уровнем напряжения на входе R .
Таблица истинности
Входы
С
D
R
L
H
H
H
X
L
X
H
L
X
Выходы
Q
Q
L
H
L
Q0
H
L
H
Q0
Параметры временной диаграммы работы:
 Длительность импульса положительной полярности по входу С – не менее 10 нс;
 Время опережения установки информации по входам D относительно фронта нарастания импульса на



входе С – не менее 10 нс, по входу R (01) неактивный фронт – не менее 6 нс;
Время удержания информации по входам D относительно фронта нарастания импульса на входе С – не
менее 0 нс;
Максимальная тактовая частота – не более 50 МГц;
Длительность импульса отрицательной ролярности по входу С – не менее 10 нс, по входу R (01) – не
менее 10 нс.
ALS244 – Два четырехканальных формирователя с тремя состояниями на выходе с инверсным управлением.
Отечественный аналог КР1533АП5. Микросхема КР1533АП5 представляет собой два четырехразрядных
магистральных передатчика без инверсии входной информации и тремя состояниями на выходе и применяется
в микропроцессорных системах, системах обработки данных с магистральной организацией обмена. Перевод
выходов микросхемы в высокоимпедансное состояние обеспечивается подачей на входы управления
напряжения высокого уровня.
Для обеспечения работы на относительно низкоомную или большую емкостную нагрузку выходы микросхемы
умощнены по сравнению со стандартными. Для гарантированного запирания выходного транзистора во всем
температурном диапазоне применена специальная цепь управления третьим состоянием. Применение во
входных каскадах микросхемы КР1533ФАП5, как и во всей серии КР1533, транзисторов p-n-p типа
обеспечивает высокую нагрузочную способность приемопередатчиков.
Таблица истинности
Входы
Выходы
EZ
L
L
H
L
H
X
L
H
Z
ALS04 – Шесть логических элементов НЕ.
Отечественный аналог КР1533ЛН1. Микросхема содержит шесть идентичных логических элемента со
стандартными активными выходами, выполняющих Булевы функции Y= D .
Таблица истинности
D
Y
H
L
L
H
ALS00 – 4 логических элемента 2И-НЕ.
Отечественный аналог – КР1533ЛА3. Микросхема содержит четыре идентичных логических элемента со
стандартными активными выходами, выполняющих Булевы функции Y= D1 * D2 или Y= D1 + D2 в
положительной логике.
6
Таблица истинности
D1
D2
H
H
L
H
H
L
L
L
Y
L
H
H
H
Контроллер клавиатуры PC/AT 8042
Программируемый микроконтроллер i8042 применяется в машинах класса AT. Его встроенное программное
обеспечение хранится обычно в масочном внутреннем ПЗУ и не допускает изменения, в чем, собственно, и нет
необходимости. Эта программа обеспечивает вырабатывания запроса прерывания по приему скан-кода от
клавиатуры и отработку управляющих команд от центрального процессора. Кроме управления клавиатурой,
через программно-управляемые и программно-читаемые линии внешних портов контроллера формируются
сигналы управления вентилем Gate A20, аппаратного системного сброса и считываются сигналы от
конфигурационных джамперов системной платы.
Контроллер расположен в пространстве ввода/вывода по адресам 60h и 64h, причем по чтению скан-кода
клавиатуры из порта 60h сохраняется совместимость с PC/XT. Регистр данных контроллера в режиме записи
используется для подачи команд, относящихся к клавиатуре и собственно контроллеру. Признаком готовности
контроллера к восприятию команд является нулевое значение бита 1 регистра состояния (порт 064h).
Внешние сигналы:
RESET - Высокий уровень этого сигнала сбрасывает в исходное состояние оборудование при включении
питания, сбои питания или при нажатии кнопки “сброс”.
XIOW – Команда записи в порт ввода-вывода. Низкий уровень означает, что устройству следует
принимать данные с шины данных.
XIOR – Команда чтения из порта ввода-вывода.
PORT6 WR – сигнал данных порта (запись).
PORT8 RD – сигнал данных порта (чтение).
XA2 – сигнал с шины адреса.
XD0-7 – сигнал с шины данных.
PCLK – тактовый сигнал ТТЛ-уровня.
I/O CH CK - проверка канала Ввода/вывода
Out2 управляет генерацией прерываний контроллера последовательного интерфейса.
NC – свободный вывод.
A20GATE – вентиль линии А20 шины адреса.
PCK — ошибка четности ОЗУ
ENB RAM PCK – разрешение ошибки четности ОЗУ.
ENA_IO_CK (Enable_I/O_Check) разрешает анализ ошибки канала ввода/вывода, формируется
элементами периферийного порта B.
RAM SEL – сигнал переключения ОЗУ.
GATE SPK – сигнал управления звуком.
OPT BUF FULL – индикатор переполнения буфера
7
Содержание отчета
1) Цель работы
2) Принципиальная схема шинного формирователя, буфера данных между шинами
SD и XD, дешифратора адресов областей портов ввода-вывода, подсистемы клавиатуры
3) Назначение основных сигналов шинного формирователя, буфера данных между
шинами SD и XD, дешифратора адресов областей портов ввода-вывода, подсистемы
клавиатуры и порта 61
Тестовые вопросы
1) Признак обращения к портам
а) OSC
b) AS с) PPI d) VCC
2) Сигнал маскируемого прерывания
а) INTA
b) INTR
с) IO d) IRQ
3) Сигналы SD0 -SD7
а) двунаправленные младшие 8 разрядов системной шины данных
b) двунаправленные младшие 7 разрядов системной шины данных
с) двунаправленные младшие 8 разрядов системной шины адреса
d) двунаправленные младшие 16 разрядов системной шины адреса
4) Сигнал HLDA
а) младший разряд адреса b) подтверждение захвата шины с) ошибка
d) запись
5) Сигнал MASTER=0 означает
а) направление передачи от LA к А b) направление передачи от A к LА
с) прерывание
d) ошибка передачи
6) Сигнал CE
а) выбор кристалла
b) вход управления
с) разрешение выходов d) чтение в
порт
7) Сигнал I/O CH CK
а)вход управления b) выбор МС с) проверка канала ввода-вывода d) ввод-вывод в
порт
8) Сигнал RESET
а) сброс
b) подключение к системной шине с) чтение
d) сигнал готовности
8
Шаблоны:
9
10