21.«Попарное считывание по столбцу
advertisement
АННОТАЦИЯ Магистрская диссертация «Исследование методов проверки работоспособности микросхем памяти РЭА» посвящена актуальной задаче исследования методов проверки работоспособности микросхем памяти радиоэлектронной аппаратуры. В диссертации проводятся комплексные исследования систем управления РЭА, типов запоминающих устройств, используемых в системах управления и методы проверки работоспособности памяти. В работе были использованы методы анализа полученных результатов исследования способов проверки работоспособности оперативных и постоянных запоминающих устройств систем управления РЭА. Значимость полученных результатов заключается в том, что полученные результаты могут быть использованы практически. 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СВЯЗИ, ИНФОРМАТИЗАЦИИ И ТЕЛЕКОММУНИКАЦИОННЫХ ТЕХНОЛОГИЙ РЕСПУБЛИКИ УЗБЕКИСТАН ТАШКЕНТСКИЙ УНИВЕРСИТЕТ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ На правах рукописи УДК 621.396.61 АБДУРАХМОНОВ ЖОХОНГИР АБДУЖАЛОЛ УГЛИ Исследование методов проверки работоспособности микросхем памяти РЭА 5А311103 – Радиотехнические устройства и средства связи Диссертация на соискание академической степени магистра Научный руководитель: К.т.н., доц. Д.Давронбеков Ташкент 2013 2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СВЯЗИ, ИНФОРМАТИЗАЦИИ И ТЕЛЕКОММУНИКАЦИОННЫХ ТЕХНОЛОГИЙ РЕСПУБЛИКИ УЗБЕКИСТАН ТАШКЕНТСКИЙ УНИВЕРСИТЕТ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ Факультет РРТ Магистрант Абдурахмонов Ж.А. Кафедра РТ и РС Научный руководитель Давронбеков Д.А. Учебный год 2012/2013 Специальность 5А311103 – Радиотехнические устройства и средства связи АННОТАЦИЯ МАГИСТРСКОЙ ДИССЕРТАЦИИ Магистрская диссертация посвящена актуальной задаче исследования методов проверки работоспособности микросхем памяти радиоэлектронной аппаратуры. В диссертации проводятся комплексные исследования систем управления РЭА, типов запоминающих устройств, используемых в системах управления и методы проверки работоспособности памяти. В работе были использованы методы анализа полученных результатов исследования способов проверки работоспособности оперативных и постоянных запоминающих устройств систем управления РЭА. Значимость полученных результатов заключается в том, что полученные результаты могут быть использованы практически. Результаты исследований обсуждались на семинарах кафедры «Радиотехника и радиосвязь», на Республиканских научно-технических конференциях. Научный руководитель ______________ Магистрант ______________ 3 THE STATE COMMITTEE FOR COMMUNICATION, INFORMATIZATION AND TELECOMMUNICATION TECHNOLOGIES OF THE REPUBLIC OF UZBEKISTAN TASHKENT UNIVERSITY OF INFORMATION TECHNOLOGIES Faculty RRT Student Abduraxmonov J.A. Depertament RE and RC Supervisor of studies Davronbekov D.A. Academic year 2012/2013 Speciality 5А311103 – Radio engineering devices and communications means SUMMARY OF MASTER DISSERTATION The master dissertation is devoted an actual research problem of check methods of serviceability of radio-electronic equipment (REE) storage chips. Complex researches of REE control systems are conducted in the dissertation, types of the storage devices used in control systems and check methods of serviceability of storage. In dissertation have been used methods of the analysis of the received results of research of check methods of serviceability operative and read-only memories of REE control systems. Significance of the received results consists that the received results can be used practically. Results of researches were discussed at seminars “Radio engineering and radio communication” Departament, at Republican scientific and technical conferences. Supervisor of studies ______________ Student ______________ 4 ОГЛАВЛЕНИЕ Введение .............................................................................................................. 7 Глава I. Системы управления радиоэлектронной аппаратурой ........... 10 1.Типы систем управления РЭА ...................................................................... 10 2. Преимущества применения однокристальных микроконтроллеров для управления РЭА ................................................................................................ 14 Выводы по главе I ........................................................................................... 18 Глава II. Типы памяти микроконтроллерных систем управления ..... 20 1. Основные виды памяти микроконтроллерных систем ............................. 20 1.1.Память программ ......................................................................................... 20 1.2.Память данных ............................................................................................ 22 1.3.Регистры микроконтроллера ...................................................................... 23 1.4.Внешняя память........................................................................................... 24 2.Типы микросхемы памяти ............................................................................. 25 3.Особенности флеш-памяти ........................................................................... 28 Выводы по главе II ......................................................................................... 34 Глава III. Методы проверки работоспособности микросхем памяти МКСУ РЭА ....................................................................................................... 35 1. Функциональный контроль запоминающих устройств ............................ 35 2. Тесты для полупроводниковых микросхем памяти .................................. 37 2.1.Тесты для одноразрядных запоминающих микросхем ........................... 37 2.2.Тесты для многоразрядных запоминающих микросхем ......................... 54 2.3. Тестирование оперативных запоминающих устройств ......................... 56 3. Диагностирование запоминающих устройств методом сигнатурного анализа ................................................................................................................ 58 3.1. Особенности сигнатурного анализа ......................................................... 58 3.2.Диагностирование постоянных запоминающих устройств .................... 60 3.3.Диагностирование оперативных запоминающих устройств .................. 64 5 4. Разработка функциональной схемы устройства диагностирования микросхем памяти ............................................................................................. 67 5. Алгоритм работы МКС ................................................................................. 70 Выводы по главе III ........................................................................................ 71 Заключение ....................................................................................................... 73 Список литературы ........................................................................................ 76 6 Введение Обоснование темы диссертации и актуальность. В Республике Узбекистан создана современная и мощная законодательная база в сфере инфокоммуникационных технологий [1-4]. В республике предусмотрены проведение модернизации, технического и технологического перевооружения предприятий, широкое внедрение современных гибких технологий. Ставится задача ускорения реализации принятых отраслевых программ модернизации, технического и технологического перевооружения производства [7]. Одной из важнейшей задач, которое стоит перед нашим обществом, является обеспечение поступательного и устойчивого развития страны [8, 23]. В Постановлении Президента Республики Узбекистан «О мерах по дальнейшему внедрению и развитию современных информационно-коммуникационных технологий» принята «Программа дальнейшего внедрения и развития информационно- коммуникационных технологий в Республике Узбекистан на 2012–2014 годы», в которой большое внимание уделяется развитию инфраструктуры информационно-коммуникационных технологий [5, 6, 27]. Современная радиоэлектронная аппаратура (РЭА) представляет собой сложный комплекс, в состав которой кроме самой РЭА входит система управления процессами в РЭА. Система управления РЭА, как правило, представляет собой микроконтроллерную систему управления (МКСУ), которая состоит из различных составляющих. Для надежной работы комплекса РЭА-МКСУ необходимо предъявлять высокие требования к надежности работы каждой её составляющей. Одним из элементов, входящих в состав МКСУ, являются микросхемы внешней памяти. Для надежной работы МКСУ необходимо предъявлять высокие требования по надежной работе микросхемы внешней памяти. 7 Поэтому задача исследования методов проверки работоспособности микросхем памяти РЭА является актуальной. Объект и предмет исследований. Объектом исследования являются микросхемы памяти МКСУ радиоэлектронной аппаратуры. Предмет исследований – разработка методики по проверке работоспособности микросхем памяти. Цель и задачи исследований. Целью диссертационной работы является проведение комплексных исследований особенностей и организации микросхем внешней памяти МКСУ РЭА. Для достижения данной цели необходимо было решать следующие задачи: - рассмотреть типы систем управления радиоэлектронной аппаратурой и показать преимущества применения микроконтроллерных ситем управления РЭА; - выполнить анализ типов микросхем памяти, применяемых в МКСУ РЭА; - рассмотреть методы проверки работоспособности миросхем памяти. Гипотеза исследований. При проведении исследований в данной диссертации предполагается, что результаты исследований могут быть использованы практически для достоверной оценки работоспособности микросхем внешней памяти МКСУ РЭА. Краткий литературный обзор по теме диссертации. В настоящее время во всемирной научной литературе большое внимание уделяется вопросы повышения надежности и работоспособности элементов, блоков и узлов современной РЭА, которая представляет собой сложные сложные аппаратно-программные комплексы. Результаты исследований широко освещены в мировой научной и научно-популярной литературе, интернете.Вопросами исследования надежности РЭА занимались ведущие специалисты и ученые: Козырь И.Я., Огнев И.В., Абдуллаев Д.А., 8 Васильева М.Г., Половко А.М., Edwards D.G., Linderman P.B., Кейджян Г.А., Вентцель Е.С. и др. Методы исследований. В работе были использованы методы анализа полученных результатов исследования методов проверки работоспособности микросхем памяти РЭА. Теоретическая и практическая значимость полученных результатов заключается в том, что полученные результаты могут быть использованы практически для оценки работоспособности микросхем памяти РЭА. Научная новизна исследований. На основе проведенных исследований получены следующие научные результаты: - показаны особенности и преимущества применения микроконтроллерных ситем управления РЭА; - предложена классификация микросхем памяти, применяемых в МКСУ РЭА; - разработана функциональная схема микроконтроллерной системы диагностирования микросхем памяти. Структура диссертации. Диссертация состоит из введения, трех глав, заключения и списка литературы. Основной текст диссертации занимает 78 страниц. Работа содержит 23 рисунка, включая графики, 4 таблицы, а также список литературы из 29 наименований. 9 Глава I. Системы управления радиоэлектронной аппаратурой 1.Типы систем управления РЭА Системы управления радиоэлектронной аппаратуры (РЭА) делятся на два класса. Системы управления первого класса строятся на базе одного управляющего устройства, соединенного с объектом управления несколькими каналами связи. Обобщенная структура такой системы управления показана на рис.1.1. В качестве управляющего устройства системы может использоваться микропроцессорный контроллер (МК), построенный на базе микропроцессора определенного типа. Информация о состоянии объекта управления передается в микропроцессорный контроллер через блок нормирующих преобразователей (БН), коммутатор (К) и аналого-цифровой преобразователь (АЦП). Нормирующие преобразователи используются в системе для согласования уровней информационных сигналов на выходе объекта управления с уровнями входных сигналов коммутатора. Аналого-цифровой преобразователь служит для преобразования аналоговых сигналов с выхода объекта в цифровой код. После преобразования цифровой информации о состоянии объекта управления по определенному алгоритму, обычно содержащемуся в памяти МК, вырабатываются управляющие воздействия, которые поступают на вход объекта управления через цифро-аналоговый преобразователь (ЦАП) и исполнительное устройство (ИУ) [9-11]. Необходимо отметить, что если мультиплексирование входных сигналов ОУ на входе АЦП возможно практически всегда, то мультиплексирование управляющих сигналов на входе МК часто недопустимо. Такая структура управляющей системы объясняется необходимостью запоминания каждого значения управляющего сигнала после остановки вычислительного устройства. 10 Рис.1.1. Структура микропроцессорной системы управления с одним объектом управления Следует заметить, что среди выходных сигналов бытовых объектов управления аналогового типа могут быть и дискретные сигналы. Ввод таких сигналов в МК осуществляется через блок формирования сигнала (БФС), назначение которого - согласовать их уровни и мощности с входными цепями МК. При наличии нескольких дискретных сигналов для их ввода в МК можно использовать мультиплексирование. При наличии на входе объекта управления исполнительного устройства дискретного типа (ИУД) (усилители мощности, тиристорные преобразователи, работающие в ключевом режиме), управляющее воздействие формируется в МК и подается в ИУД без использования ЦАП. Система управления может решать различные задачи: поддержание на определенном уровне или изменение по определенному закону выходных параметров объекта управления; программное изменение выходных параметров объекта и отслеживание их изменений в соответствии с некоторыми внешними сигналами; 11 включение или выключение потока энергии в объекты управления по времени или по заданному амплитудному значению контролируемого параметра; сбор информации о состоянии объекта управления и ее обработка с сохранением результатов обработки в устройствах памяти. Центральное место в рассматриваемой системе занимает микропроцессорный контроллер, а остальные элементы - БН, К, АЦП, ЦАП и ИУ - обеспечивают связь МК с объектом управления. Часто их объединяют одним общим названием - устройство связи с объектом (УСО). Конструктивно все элементы системы могут располагаться на одной плате, которая размещается в конструкции объекта управления. Контроллер может микропроцессора быть и выполнен нескольких на базе микросхем определенного типа подкрепления. При использовании МК как встроенного средства управления в отдельно взятые объекты технические параметры МК и УСО могут быть неунифицированными, и, следовательно, системы управления различных объектов не взаимозаменяемы. Общая стоимость автоматизированной бытовой техники при этом становится значительной. Для снижения затрат на систему управления объектами бытового назначения возможно использование одного универсального комплекта МК и УСО, которые при необходимости могут быть подключены к любому из объектов. Такой подход к автоматизации бытовой техники особенно целесообразен, когда потребитель является обладателем бытовой ПЭВМ. Небольшим набором средств сопряжения с объектом можно обеспечить в этом случае решение многих бытовых задач, поручив управляющей ПЭВМ контроль и управление различными бытовыми процессами человека. Объекты управления второго класса обычно объединяются в группы, которые составляют технологическую линию. Системы управления объектами этого класса могут строиться по тому же принципу, составляя 12 совокупность одноконтурных систем управления данного уровня (рис.1.2). В этом случае каждая локальная система управления одним из объектов работает независимо от других систем. При необходимости информация о состоянии объектов может быть передана в центральное вычислительное устройство для решения некоторых общих для группы объектов управляющих задач. Рис.1.2.Структура микропроцессорной системы управления группой объектов управления Те же задачи управления можно решить и с использованием центрального МК, управляющего всей группой объектов (рис.1.3). В каждой из этих систем есть свои достоинства и недостатки. В распределенной системе управления (рис.1.2) используются несколько контроллеров (по числу каналов управления). Очевидно, что стоимость такой системы будет больше, но ее надежность гораздо выше, ибо выход из строя одного МК мало отразится на технологическом процессе в целом. Затраты на систему управления с центральным МК (рис.1.3) меньше, но ее надежность тоже ниже, так как в основном она определяется надежностью центрального МК [12]. Конечный выбор принципа управления проектируемых микропроцессорных систем зависит от многих взаимосвязанных факторов, важнейшими из которых являются стоимость, надежность, гибкость, способность работать в реальном масштабе времени. Для РЭА первые два показателя — стоимость и надежность определяющими. 13 — часто оказываются Рис.1.3. Структура микропроцессорной системы управления группой объектов управления с центральным контроллером 2. Преимущества применения однокристальных микроконтроллеров для управления РЭА Значительный однокристальных прогресс и микроконтроллеров улучшение (ОМК) характеристик объясняет широкое распространение их в системах управления РЭА. В микросхеме ОМК на одном кристалле расположен полный набор компонентов микропроцессора: арифметико-логическое устройство (АЛУ), регистры, память программ, память данных, порты ввода/вывода. Для ОМК характерно наличие небольшого объема памяти программ и данных, простой набор команд, сравнительно ограниченные возможности вводавывода информации. ОМК находят применение в качестве специализированного вычислителя, включаемого в контур управления объектом или процессом [9]. Обычно микроконтроллер (МК) исполняет роль процессора и периферийных устройств, может содержать оперативное запоминающее устройство (ОЗУ) и постоянное запоминающее устройство (ПЗУ). Характерной чертой микроконтроллера является то, что вычислительное ядро, запоминающее устройство, содержащее инструкции и данные устройства ввода-вывода, набор встроенных периферийных устройств 14 располагаются на кристалле. В микроконтроллере может использоваться статическая память для ОЗУ и внутренних регистров и встроенная энергозависимая память для хранения программы и данных. Часто встречаются контроллеры без шин для подключения внешней памяти. В случае самых дешевых типов памяти информацию можно записать только один раз. При более полной модификации контроллера энергозависимую память можно перезаписывать. Чаше всего микроконтроллеры применяются во встроенных системах управления и контроля. Основным преимуществом микроконтроллеров является то, что его можно назвать почти самостоятельным вычислительным устройством. Для работы микроконтроллеру не требуется дополнительное оборудование. Данные команд ОЗУ и ПЗУ хранятся раздельно. Применение одной микросхемы, вместо целого набора, как в обычных процессорах, находящихся в персональных компьютерах, позволяет: значительно снизить размеры готового устройства, уменьшить энергопотребление, снизить стоимость устройств. Работу микроконтроллера можно программировать на ассемблере или Си, хотя возможно и на других языках при помощи компиляторов, получая в результате довольно сложные электронные устройства, функциональность которых в большой степени реализуется программно. Микроконтроллеры могут быть: - перепрограммируемыми с электрическим стиранием или УФ (наиболее дорогие) применяются в случае экспериментального и мелкосерийного производства - однократно-программируемые (более дешевые) - масочно-программируемые (самые дешевые) применяются в случае крупносерийного производства. 15 Сегодня существует очень большой ассортимент микроконтроллеров для решения широкого микроконтроллер техническими от спектра различных характеристиками, задач. Возможно производителей, разным с набором подобрать отличными периферийных устройств. В настоящее время выпускается целый ряд типов МК. Все эти приборы можно условно разделить на три основных класса: 8-разрядные МК для встраиваемых приложений; 16- и 32-разрядные МК; цифровые сигнальные процессоры (DSP). Наиболее распространенным представителем семейства МК являются 8-разрядные приборы, широко используемые в промышленности, измерительной и диагностической технике. Они прошли в своем развитии путь от простейших приборов с относительно слаборазвитой периферией до современных многофункциональных контроллеров, обеспечивающих реализацию сложных алгоритмов управления в реальном масштабе времени. Причиной жизнеспособности 8-разрядных МК является использование их для управления реальными объектами, где применяются, в основном, алгоритмы с преобладанием логических операций, скорость обработки которых практически не зависит от разрядности процессора [9]. Росту популярности 8-разрядных МК способствует постоянное расширение номенклатуры изделий. Современные 8-разрядные МК обладают, как правило, рядом отличительных признаков. Основные из них: модульная процессорного ядра организация, (центрального при которой процессора) на базе одного проектируется ряд (линейка) МК, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации; 16 использование закрытой архитектуры МК, которая характеризуется отсутствием линий магистралей адреса и данных на выводах корпуса МК. Таким образом, МК представляет собой законченную систему обработки данных, наращивание возможностей которой с использованием параллельных магистралей адреса и данных не предполагается; использование типовых функциональных периферийных модулей (таймеры, процессоры событий, контроллеры последовательных интерфейсов, аналого-цифровые преобразователи и др.), имеющих незначительные отличия в алгоритмах работы в МК различных производителей; расширение числа режимов работы периферийных модулей, которые задаются в процессе инициализации регистров специальных функций МК. МК состоит из двух основных частей: ядра и модуля ввода-вывода. Ядро МК составляют микропроцессор, системный контроллер (СК) и устройства памяти. В структуре МК микропроцессор играет главную роль: осуществляет арифметическую и логическую обработку данных, поступающих от внешних устройств (ВУ) системы, и совместно с системным контроллером управляет потоками информации между всеми устройствами МС. Связь микропроцессора с объектом управления осуществляется через узел связи с объектом (УСО) и шины системы: шину данных (ШД), шину адреса (ША) и шину управления (ШУ). Подключение УСО к шине данных системы осуществляется через порты ввода-вывода системы, которые обычно входят в состав интерфейса системы. Информация о состоянии объекта управления передается к МП через УСО и шину данных. По этому же направлению передаются управляющие сигналы от МП к объекту управления. Поэтому шина данных МК двунаправленная. Структура модульного МК приведена на рис.1.4 [9]. 17 При использовании контроллеров разработчик избавляется от необходимости разработки процессорной части устройства и может уделить больше внимания программному обеспечению, схемам сопряжения контроллера с датчиками, исполнительными механизмами объекта управления. При этом значительно снижаются затраты на разработку и изготовление плат, как следствие, увеличивается скорость выполнения разработки. Рис.1.4. Модульная организация МК Выводы по главе I 1.Показано, что системы управления радиоэлектронной аппаратуры делятся на два класса. Системы управления первого класса строятся на базе одного управляющего устройства, соединенного с объектом управления несколькими каналами связи. Системы управления второго класса обычно объединяются в группы, которые составляют технологическую линию. 2. Установлено, что конечный выбор принципа управления проектируемых микропроцессорных систем зависит от многих взаимосвязанных факторов, важнейшими из которых являются стоимость, 18 надежность, гибкость, способность работать в реальном масштабе времени. Для РЭА первые два показателя — стоимость и надежность — часто оказываются определяющими. 3. Выявлено, что основным преимуществом микроконтроллеров является то, что они являются самостоятельными вычислительными устройствами. Для работы микроконтроллеру не требуется дополнительное оборудование. Данные команд ОЗУ и ПЗУ хранятся раздельно. Применение одной микросхемы, вместо целого набора, как в обычных процессорах, находящихся в персональных компьютерах, позволяет значительно снизить размеры готового устройства, уменьшить энергопотребление, снизить стоимость устройств. 19 Глава II. Типы памяти микроконтроллерных систем управления 1. Основные виды памяти микроконтроллерных систем В микроконтроллерной системе используется четыре основных вида памяти. Память программ представляет собой постоянную память (ПЗУ), предназначенную для хранения программного кода (команд) и констант. Ее содержимое в ходе выполнения программы не изменяется. Память данных предназначена для хранения переменных в процессе выполнения программы и представляет собой ОЗУ. Регистры МК - этот вид памяти включает в себя внутренние регистры процессора и регистры, которые служат для управления периферийными устройствами (регистры специальных функций). Внешняя память – дополнительная память, которая подключается к микроконтроллерной системе для расширения функциональных возможностей [9]. 1.1.Память программ Основным свойством памяти программ является ее энергонезависимость, то есть возможность хранения программы при отсутствии питания. С точки зрения пользователей МК следует различать следующие типы энергонезависимой памяти программ: ПЗУ масочного типа - mask-ROM. Содержимое ячеек ПЗУ этого типа заносится при ее изготовлении с помощью масок и не может быть впоследствии заменено или допрограммировано. Поэтому МК с таким типом памяти программ следует использовать только после достаточно длительной опытной эксплуатации. Основным недостатком данной памяти является необходимость значительных затрат на создание нового комплекта фотошаблонов и их внедрение в производство. Обычно такой процесс занимает 2-3 месяца и является экономически выгодным 20 только при выпуске десятков тысяч приборов. ПЗУ масочного типа обеспечивают высокую надежность хранения информации по причине программирования в заводских условиях с последующим контролем результата. ПЗУ, программируемые пользователем, с ультрафиолетовым стиранием - EPROM (Erasable Programmable ROM). ПЗУ данного типа программируются электрическими сигналами и стираются с помощью ультрафиолетового облучения. Ячейка памяти EPROM представляет собой МОП-транзистор с "плавающим" затвором, заряд на который переносится с управляющего затвора при подаче соответствующих электрических сигналов. Для стирания содержимого ячейки она облучается ультрафиолетовым светом, который сообщает заряду на плавающем затворе энергию, достаточную для преодоления потенциального барьера и стекания на подложку. Этот процесс может занимать от нескольких секунд до нескольких минут. МК с EPROM допускают многократное программирование и выпускаются в керамическом корпусе с кварцевым окошком для доступа ультрафиолетового света. Такой корпус стоит довольно дорого, что значительно увеличивает стоимость МК. Для уменьшения стоимости МК с EPROM его заключают в корпус без окошка (версия EPROM с однократным программированием). ПЗУ, однократно программируемые пользователем, - OTPROM (One-Time Programmable ROM). Представляют собой версию EPROM, выполненную в корпусе без окошка для уменьшения стоимости МК на его основе. Сокращение стоимости при использовании таких корпусов настолько значительно, что в последнее время эти версии EPROM часто используют вместо масочных ПЗУ. ПЗУ, программируемые пользователем, с электрическим стиранием - EEPROM (Electrically Erasable Programmable ROM). ПЗУ данного типа можно считать новым поколением EPROM, в которых стирание ячеек памяти производится также электрическими сигналами за 21 счет использования туннельных механизмов. Применение EEPROM позволяет стирать и программировать МК, не снимая его с платы. Таким способом можно производить отладку и модернизацию программного обеспечения. Это дает огромный выигрыш на начальных стадиях разработки микроконтроллерных систем или в процессе их изучения, когда много времени уходит на поиск причин неработоспособности системы и выполнение циклов стирания-программирования памяти программ. По цене EEPROM занимают среднее положение между OTPROM и EPROM. Технология программирования памяти EEPROM допускает побайтовое стирание и программирование ячеек. Несмотря на очевидные преимущества EEPROM, только в редких моделях МК такая память используется для хранения программ. Связано это с тем, что, во-первых, EEPROM имеют ограниченный объем памяти. Во-вторых, почти одновременно с EEPROM появились Flash-ПЗУ, которые при сходных потребительских характеристиках имеют более низкую стоимость; ПЗУ с электрическим стиранием типа Flash - Flash-ROM. Функционально Flash-память мало отличается от EEPROM. Основное различие состоит в способе стирания записанной информации. В памяти EEPROM стирание производится отдельно для каждой ячейки, а во Flashпамяти стирать можно только целыми блоками. Если необходимо изменить содержимое одной ячейки Flash-памяти, потребуется перепрограммировать весь блок. Упрощение декодирующих схем по сравнению с EEPROM привело к тому, что МК с Flash-памятью становятся конкурентоспособными по отношению не только к МК с однократно программируемыми ПЗУ, но и с масочными ПЗУ также. 1.2.Память данных Память данных МК выполняется, как правило, на основе статического ОЗУ. Термин "статическое" означает, что содержимое ячеек 22 ОЗУ сохраняется при снижении тактовой частоты МК до сколь угодно малых значений (с целью снижения энергопотребления). Большинство МК имеют такой параметр, как "напряжение хранения информации" USTANDBY- При снижении напряжения питания ниже минимально допустимого уровня UDDMIN, но выше уровня USTANDBY работа программы МК выполняться не будет, но информация в ОЗУ сохраняется. При восстановлении напряжения питания можно будет сбросить МК и продолжить выполнение программы без потери данных. Уровень напряжения хранения составляет обычно около 1 В, что позволяет в случае необходимости перевести МК на питание от автономного источника (батареи) и сохранить в этом режиме данные ОЗУ. Объем памяти данных МК, как правило, невелик и составляет обычно десятки и сотни байт. Это обстоятельство необходимо учитывать при разработке программ для МК. Так, при программировании МК константы, если возможно, не хранятся как переменные, а заносятся в ПЗУ программ. Максимально используются аппаратные возможности МК, в частности, таймеры. Прикладные программы должны ориентироваться на работу без использования больших массивов данных. 1.3.Регистры микроконтроллера Как и все МПС, МК имеют набор регистров, которые используются для управления его ресурсами. В число этих регистров входят обычно регистры процессора (аккумулятор, регистры состояния, индексные регистры), регистры управления (регистры управления прерываниями, таймером), регистры, обеспечивающие ввод/вывод данных (регистры данных портов, регистры управления параллельным, последовательным или аналоговым вводом/выводом). Обращение к этим регистрам может производиться по-разному. 23 В МК с RISC-процессором все регистры (часто и аккумулятор) располагаются по явно задаваемым адресам. Это обеспечивает более высокую гибкость при работе процессора. Одним из важных вопросов является размещение регистров в адресном пространстве МК. В некоторых МК все регистры и память данных располагаются в одном адресном пространстве. Это означает, что память данных совмещена с регистрами. Такой подход называется "отображением ресурсов МК на память". В других МК адресное пространство устройств ввода/вывода отделено от общего пространства памяти. Отдельное пространство ввода/вывода дает некоторое преимущество процессорам с гарвардской архитектурой, обеспечивая возможность считывать команду во время обращения к регистру ввода/вывода. 1.4.Внешняя память Несмотря на существующую тенденцию по переходу к закрытой архитектуре МК, в некоторых случаях возникает необходимость подключения дополнительной внешней памяти (как памяти программ, так и данных) [15, 20, 21]. Если МК содержит специальные аппаратные средства для подключения внешней памяти, то эта операция производится штатным способом (как для МП). Второй, более универсальный, способ заключается в том, чтобы использовать порты ввода/вывода для подключения внешней памяти и реализовать обращение к памяти программными средствами. Такой способ позволяет задействовать простые устройства ввода/вывода без реализации сложных шинных интерфейсов, однако приводит быстродействия системы при обращении к внешней памяти. 24 к снижению 2.Типы микросхемы памяти Работа современных электронных устройств зачастую определяется не только параметрами процессора, но и скоростью обмена данными внутри самого устройства. Эта задача во многом решается системой памяти устройства. Объективно необходимым является соответствие параметров процессора, обрабатывающего данные, и системы памяти, которая по определению обязана их записывать, хранить и предоставлять. Однако здесь существует ряд противоречий. Во-первых, каждое новое поколение КМОП-структур требует еще более лучшего соотношения скорость/мощность памяти при строгих ограничениях на массогабаритные показатели. Тем не менее некоторые причины, влияющие на временные и энергетические параметры процесса хранения данных и доступа к системе памяти, являются объективно неустранимыми. Во-вторых, использование параллельных структур в процессоре может улучшить его удельные показатели, приходящиеся на чип. Однако межчиповые связи для передачи сигналов не могут быть развиты в той же степени, так как число межчиповых соединений объективно ограничено. В-третьих, по мере роста плотности размещения элементов памяти требуется больший коэффициент разветвления по выходу, что приводит, по меньшей мере, к логарифмическому росту времени, требуемому для декодирования адреса и соответствующего выбора направления передачи данных. В итоге, в то время как производительность микропроцессора растет экспоненциально в соответствии с законом Мура, производительность системы памяти не может увеличиваться пропорционально. Качество функционирования системы памяти в большей степени определяется выбором ее иерархии (использование кэш-памяти и т. п.), выбором 25 архитектуры шины передачи данных и характеристиками собственно динамического ОЗУ. Основными характеристиками ОЗУ, являющегося основным элементом системы памяти, являются [21]: информационная емкость, определяемая максимальным объемом хранимой информации в битах или байтах, а также организация памяти (побитно или словами определенного размера); быстродействие, характеризуемое временем выборки информации из ЗУ и временем цикла обращения к ЗУ с произвольным доступом или временем поиска и количеством переданной в единицу времени информации в ЗУ (или из ЗУ) с последовательным доступом; энергопотребление, определяемое электрической мощностью, потребляемой ЗУ от источников питания в каждом из режимов работы, а также надежность, стоимость, масса, габаритные размеры и пр. По виду носителя информации ЗУ могут быть ферритовыми, электромагнитными, сегнетоэлектрическими, оптическими, ультразвуковыми, на основе сверхпроводимости и электронными. Среди последних значительное место занимают полупроводниковые ЗУ, выполненные в виде интегральных микросхем [20]. На рис.2.1 приведена современная классификация микросхем памяти. Современные принципы построения систем памяти, в частности динамических ОЗУ, существенно отличаются от своих предшественников. До середины 60-х годов системы памяти ЭВМ строились на запоминающих электронно-лучевых трубках, ферритовых сердечниках и магнитных лентах. С развитием построенные на полупроводниковой ее основе, технологии постепенно предшественников. Сначала стандартным устройства, вытеснили элементом памяти своих стало шеститранзисторное статическое ОЗУ (SRAM) которое в настоящее время используется в кэш-памяти и в энергонезависимой памяти. Однако 26 настоящий прорыв произошел после изобретения однотранзисторного элемента динамической памяти. Идея устройства состояла в объединении конденсатора, заряд которого определял состояние бинарной логики, и МОП-транзистора, позволяющего обратиться к заданному элементу памяти. Несколькими годами позже данное устройство было успешно применено в ОЗУ ЭВМ. Благодаря низкой стоимости на бит и высокой плотности размещения ее элементов, динамические ОЗУ на базе БИС МОП стали доминировать в ОЗУ ЭВМ. Тем не менее существуют объективные ограничения для дальнейшего совершенствования динамических ОЗУ [15]. Рис.2.1. Классификация микросхем памяти Основным ограничением динамического ОЗУ является его производительность, которая включает несколько важнейших аспектов — задержку доступа и длительность цикла доступа к строке и скорость передачи данных при доступе к столбцу. Первые два аспекта относятся исключительно к динамическому ОЗУ, в то время как второй — к 27 интерфейсу устройства памяти и является общим для всех видов полупроводниковой памяти. 3.Особенности флеш-памяти Флеш-память (англ. flash полупроводниковой памяти (EEPROM). технологии Это же memory) — электрически слово разновидность перепрограммируемой используется в электронной схемотехнике для обозначения технологически законченных решений постоянных запоминающих устройств в виде микросхем на базе этой полупроводниковой технологии. В быту это словосочетание закрепилось за широким классом твердотельных устройств хранения информации. Благодаря компактности, дешевизне, механической прочности, большому объёму, скорости работы и низкому энергопотреблению, флешпамять широко используется в цифровых портативных устройствах и носителях информации. Серьёзным недостатком данной технологии является ограниченный срок эксплуатации носителей, а также чувствительность к электростатическому разряду. Принцип работы полупроводниковой технологии флеш-памяти основан на изменении изолированной области и регистрации («кармане») электрического полупроводниковой заряда в структуры (рис.2.2). Изменение заряда («запись» и «стирание») производится приложением между затвором и истоком большого потенциала, чтобы напряженность электрического поля в тонком диэлектрике между каналом транзистора и карманом оказалась достаточна для возникновения туннельного эффекта. Для усиления эффекта тунеллирования электронов в карман при записи применяется небольшое ускорение электронов путем пропускания тока через канал полевого транзистора (эффект Hot carrier injection) (рис.2.3, рис.2.4). 28 Чтение выполняется полевым транзистором, для которого карман выполняет роль затвора. Потенциал плавающего затвора изменяет пороговые характеристики транзистора, что и регистрируется цепями чтения. Эта конструкция снабжается элементами, которые позволяют ей работать в большом массиве таких же ячеек [28]. Рис.2.2.Разрез транзистора с плавающим затвором Рис.2.3.Программирование флеш-памяти Рис.2.4.Стирание флеш-памяти 29 Существуют NOR- и NAND-приборы флеш-памяти, которые различаются методом соединения ячеек в массив и алгоритмами чтениязаписи. Конструкция NOR (рис.2.5) использует классическую двумерную матрицу проводников, в которой на пересечении строк и столбцов установлено по одной ячейке. При этом проводник строк подключался к стоку транзистора, а столбцов — ко второму затвору. Исток подключался к общей для всех подложке. В такой конструкции было легко считать состояние конкретного транзистора, подав положительное напряжение на один столбец и одну строку. Конструкция NAND — трёхмерный массив (рис.2.6). В основе та же самая матрица, что и в NOR, но вместо одного транзистора в каждом пересечении устанавливается столбец из последовательно включенных ячеек. В такой конструкции получается много затворных цепей в одном пересечении. Плотность компоновки можно резко увеличить (ведь к одной ячейке в столбце подходит только один проводник затвора), однако алгоритм доступа к ячейкам для чтения и записи заметно усложняется. Технология NOR позволяет получить быстрый доступ индивидуально к каждой ячейке, однако площадь ячейки велика. Наоборот, NAND имеют малую площадь ячейки, но относительно длительный доступ сразу к большой группе ячеек. Соответственно, различается область применения: NOR используется как непосредственная память программ микропроцессоров и для хранения небольших вспомогательных данных. Названия NOR и NAND произошли от ассоциации схемы включения ячеек в массив со схемотехникой микросхем КМОП-логики. Флеш-память бывают одноуровневые (SLC) и многоуровневые (MLC). В однобитовых ячейках или одноуровневых ячейках (single-level cell, SLC) различают только два уровня заряда на плавающем затворе. В 30 многобитовых ячейках или многоуровневых (multi-level cell, MLC) различают больше уровней заряда. MLC-приборы более ёмкие, чем SLCприборы, однако с большим временем доступа и меньшим максимальным количеством перезаписей (таблица 2.1). Рис.2.5.Компоновка шести ячеек NOR flash Рис.2.6.Структура одного столбца NAND flash Обычно под MLC понимают память с 4 уровнями заряда (2 бита) на каждую ячейку, память с 8 уровнями (3 бита) иногда называют TLC (Triple Level Cell) или 3bit MLC, с 16 уровнями (4 бита) — 16LC. Существует два основных применения флеш-памяти: как мобильный носитель информации и как хранилище программного обеспечения («прошивки») цифровых устройств. 31 Таблица 2.1 Сравнение характеристик технологий SLC и MLC Параметр SLC MLC Логическая емкость Малая Большая Скорость Высокая Низкая ECC 1 бит на 528 байтов 4 бита на 528 байтов Количество циклов записи/стирания 100 000 10 000 Стоимость Высокая Низкая NOR флеш-память применяется в устройствах энергонезависимой памяти относительно небольшого объёма, требующие быстрого доступа по случайным адресам и с гарантией отсутствия сбойных элементов: Встраиваемая память программ однокристальных микроконтроллеров. Типовые объёмы — от 1 кбайта до 1 Мбайта. Стандартные микросхемы ПЗУ произвольного доступа для работы вместе с микропроцессором. Специализированные микросхемы начальной загрузки компьютеров (POST и BIOS), процессоров ЦОС и программируемой логики. Типовые объёмы — единицы и десятки мегабайт. Микросхемы хранения среднего размера данных, например DataFlash. Обычно снабжаются интерфейсом SPI и упаковываются в миниатюрные корпуса. Типовые объёмы — технологического максимума. 32 от сотен кбайт до NAND флеш-память в устройствах, где необходим большой объем памяти. В первую очередь — это всевозможные мобильные носители данных и устройства, требующие для работы больших объёмов хранения. В основном, это USB-брелки и карты памяти всех типов, а также мобильные медиаплееры. Флеш-память удешевить типа NAND вычислительные позволила платформы миниатюризировать на базе и стандартных операционных систем с развитым программным обеспечением. Их стали встраивать во множество бытовых приборов: сотовые телефоны и телевизоры, сетевые маршрутизаторы и точки доступа, медиаплееры и игровые приставки, фоторамки и навигаторы (рис.2.7) [28]. Рис.2.7. Типичные приложения памяти SLC- и MLC-типа Преимущества флэш-памяти по сравнению с другими средствами переноса и хранения данных очевидны — высокая надежность и ударопрочность (из-за отсутствия движущихся компонентов и простоты механической конструкции носителей и накопителей), малое энергопотребление, компактность. Однако у нее есть недостатки — 33 ограниченное количество циклов перезаписи (от 10 000 до 1 000 000) и относительно медленная работа. Выводы по главе II 1.Установлено, что в микроконтроллерной системе используется четыре основных вида памяти. Память программ представляет собой постоянную память (ПЗУ), предназначенную для хранения программного кода (команд) и констант. Ее содержимое в ходе выполнения программы не изменяется. Память данных предназначена для хранения переменных в процессе выполнения программы и представляет собой ОЗУ. Регистры МК - этот вид памяти включает в себя внутренние регистры процессора и регистры, которые служат для управления периферийными устройствами (регистры специальных функций). Внешняя память – дополнительная память, которая подключается к микроконтроллерной системе для расширения функциональных возможностей. 2. Приведены типы памяти, используемых в МКС и предложена классификация микросхем памяти. 3.Рассмотрены особенности флеш-памяти. 34 Глава III. Методы проверки работоспособности микросхем памяти МКСУ РЭА 1. Функциональный контроль запоминающих устройств Важная роль в обеспечении надежности запоминающих устройств (ЗУ) отводится методам и средствам их контроля на различных этапах производства и эксплуатации. Различают следующие виды контроля ЗУ [16-18]: - контроль статических параметров — входных и выходных напряжений, входных и выходных токов, токов потребления от источников питания и т. д.; - контроль динамических параметров — времени выборки, параметров временной диаграммы входных сигналов и т. д.; - контроль функционирования (или функциональный контроль), обеспечивающий проверку работоспособности ЗУ в заданных условиях эксплуатации. С увеличением степени интеграции ЗУ все большее значение приобретает функциональный контроль, при котором проверяется работоспособность всех узлов ЗУ, а также взаимовлияние pазличных его элементов. Проверка функционирования ЗУ при предельных значениях параметров временной диаграммы позволяет отбраковывать ЗУ и по динамическим параметрам. При проведении функционального контроля на входы ЗУ выдается тестовая последовательность, состоящая из набора элементарных тестов. Каждый элементарный тест представляет собой совокупность сигналов, подаваемых на входы ЗУ в фиксированный момент времени. Реакция ЗУ на элементарный тест, проявляющаяся в виде сигналов на его выходах, фиксируется и сравнивается с эталонной информацией, соответствующей исправному устройству. 35 Тестовые последовательности или тесты для ЗУ ориентированы на выявление характерных видов отказов. Вследствие большой емкости современных ЗУ тесты для контроля отличаются большой длительностью и сложностью. Различные требования к времени прохождения теста и ориентация на преимущественное выявление определенных, наиболее характерных для данного типа ЗУ, дефектов породили большое разнообразие используемых тестов. Существенные различия имеются между способами функционального контроля оперативных ЗУ и ЗУ -с постоянной или редкоизменяемой информацией (ПЗУ, ППЗУ, РПЗУ). При контроле оперативных ЗУ с помощью устройства контроля формируются входные тестовые последовательности. Считывамые из ЗУ данные, (при исправном ЗУ) полностью определяются сформированной устройством контроля тестовой информацией. При контроле ПЗУ необходимо учитывать, что информация записана в них при их изготовлении и задачей контроля является сравнение считанных данных с теми, которые заносились при программировании ЗУ. Для контроля ПЗУ широко используется метод контрольного суммирования. Тесты для ЗУ могут отличаться от тестов запоминающей матрицы (ЗM). При проверке ЗУ нет необходимости проверять взаимовлияние между запоминающими элементами (ЗЭ) различых микросхем, так как оно отсутствует. Вследствие этого продолжительность контроля может быть уменьшена. 36 2. Тесты для полупроводниковых микросхем памяти 2.1.Тесты для одноразрядных запоминающих микросхем Для контроля полупроводниковых 3M используются различные тестовые последовательности. Каждый тест характеризуется различной длительностью и степенью выявления отказов. В зависимости от числа циклов обращения при контроле тесты можно условно разделит на следующие группы: типа N циклов, типа N2 циклов, типа N3 циклов, типа N3/2 циклов, тесты регенерации. В таблице 3.1 приведены наиболее распространенные тесты и отказы, которые они выявляют [20- 22 ]. Полная последовательность обращений к ЗМ для всех рассматриваемых тестов, кроме теста <Дождь>», выполняется как с прямой, так и с инверсной информацией. К тестам типа N циклов относятся следующие тесты. 1.Последовательная запись и считывание» (рис.3.1,а). В матрицу ЗЭ последовательно записываются 1 (0). Затем информация последовательно считывается. Тест обладает слабыми контролирующими свойствами, так как проверяет лишь схемы записи и считывания информации ЗМ. 2. «Шахматный записывается код» (рис.3.1,б). противоположная В соседние информация. ЗЭ Затем все матрицы адреса последовательно считываются. Тест выявляет короткие замыкания между соседними по строке и столбцу ЗЭ, а также обнаруживает отказы в младших разрядах адреса строки и столбца. Известны две модификации данного теста. Противоположная информация записывается либо в соседние столбцы («Шахматный код» между столбцами), либо в соседние строки матрицы ЗЭ («Шахматный код» между строками). Таким образом выявляются короткие замыкания между столбцами и между строками. В последнем случае при считывании по столбцам обеспечивается максимальное число переключений в усилителе считывания. 37 Рис.3.1 Диаграммы логических состояний матрицы ЗЭ и порядок считывания информации для тестов типа N циклов: а) Последовательная запись и считывание; б) «Шахматный код»; в) «Считывание — запись в прямом и обратном направлениях»; г) «Диагональ»; д) «Четность. (нечетность) адреса е) «Обращение к прямому и дополняющему адресам»; ж) «Обращение к соседним адресам з) «Считывание по столбцам» 3. «Считывание-запись в прямом и обратном направлении (рис.3.1,в). В матрицу ЗЭ последовательно записываются нули. Затем в каждом ЗЭ считывается 0 и записывается 1 при изменении адресов от А 0 до АN-1. После этого, начиная с адреса АN-1, считывается 1 и записывается 0 в каждый адрес при изменении адресов от АN-1 до А0. 4. «Последовательное заполнение со считыванием» (рис.3.1,в) является модификацией предыдущего теста с целью улучшения проверки матрицы ЗЭ. Алгоритм проверки для данного теста приведен в таблице 3.2. 5. «Диагональ» (рис.3.1,г). В матрицу ЗЭ последовательно записываются 0 (1). Затем во все ЗЭ, у которых адреса строк и столбца совпадают, записывается 1 (0). Считывание npoисходит по столбцам матрицы. Тест выявляет отказы дешифратора. 38 Таблица 3.1 Характеристики тестов ЗУ 0 0 0 0 0 - 0 0 4N 5N + + + 0 - - 0 - 0 - - 0 - 0 0 10N + + - - - - - - 0 2(2N+2N1/2) 4N + + + 0 0 + + - + + - 0 0 0 0 10N + - - + - + - - 0 128N + + - - - 0 - - 0 8N + - - - - + - 0 0 2(N2+2N) 2(2N2+2N) + + + + + + + + + + - 0 0 2(3N2+3N) + + + + + + + - 0 2(4N2+4N) + + + + + + + - 0 2(8N2+8N) + + + + + + + + 0 N3, N2 + + + + + + - - 0 2(N3/2+3N) 2(N3/2+4N) + + + + + + + - - - 0 0 0 0 39 Периода регенерации Многоадресная выборка + Времени выборки Отсутствие выборки 4N Неоднозначная выборка Ложное считывание Времени восстановления после записи Обнаруживаемые отказы и сбои В матрице ЗЭ В дешифраторе Вследствие изменения динамических параметров Ложная запись Типа N циклов 1.Последовательная запись и считывание 2.Шахматный код 3.Считывание-запись в прямом и обратном направления 4.Последовательное заполнение со считыванием (Марш) 5.Диагональ 6.Четность (нечетность) адреса 7.Обращение к прямому и дополняющему адресам 8.Обращение к соседним адресам 9.Считывание по столбцам Типа N2 циклов 10.Бегущая 1(0) 11.Попарное считывание 12.Попарное считывание с модификацией 13.Попарная записьсчитывание 14.Попарная записьсчитывание с полным перебором Типа N3 циклов 15.Дождь (полный период, малый период) Типа N3/2 циклов 16.Бегущий столбец 17.Бегущая 1(0) в столбце Длительность прохождения теста, циклы Отсутствие записи Тип теста 18.Бегущая строка 19.Бегущая 1(0) в строке 20.Попарное считывание по строке 21.Попарное считывание по столбцу 22.Попарное считывание по диагонали 23.Попарная записьсчитывание по строке и столбцу с полным перебором 24.Сдвигаемая диагональ Тесты регенерации 25.Статический 26.Шахматный код с регенерацией 27.Возбуждение матрицы чтением строк 28.Возбуждение матрицы многократной записью со считыванием по столбцам 29.Возбуждение матрицы многократным считыванием из столбца 30.Возбуждение матрицы обращением по квадрату 2(N3/2+3N) 2(N3/2+4N) + + + + + + + - - - 0 0 0 0 2(2N3/2+3N) + + + + - + - - 0 2(2N3/2+3N) + + + + - + - - 0 2(2N3/2+3N) + + + + + + - - 0 2(16N3/2+16N) + + + + + + + + 0 2(N3/2+3N) + + - + + + - 0 0 2(tрег+2N) 2(N1/2tрег+2N) + + 0 - 0 0 0 - 0 0 0 0 0 0 0 0 + + 2tрег+3N + 0 0 - 0 0 0 0 + 2(N1/2tрег+4N) + 0 0 - 0 0 0 0 + 2(N1/2tрег+4N) + 0 + - 0 0 0 0 + 2(Ntрег+2N) + - + - 0 0 0 0 + Здесь: + эффективный контроль; - частичный контроль; 0- не контролирует 6. «Четность (нечетность) адреса» (рис.3.1,д). В каждый адрес матрицы запоминающих элементов записывается 0, если число единиц в адресном коде четно, и 1, если нечетно. Затем информация в матрице считывается последовательно по адресу. После этого аналогичным образом матрица заполняется нулям если число единиц в коде адреса нечетно, и единицами, если четно. Затем производится считывание 40 последовательно по адресу. Тест выявляет неисправности дешифратора, а также запись и считывание в отдельные ЗЭ. 7. «Обращение к прямому .и дополняющему адресам (рис.3.1,е). В матрицу ЗЭ записываются 1 (0). Из каждого ЗЭ (прямой адрес) считывается информация и записывается противоположная ей информация. Затем переходят к адресу, являющем] дополнением до 1 во всех разрядах кода адреса. Наряду с эффективной проверкой дешифраторов данный тест контролирует сохранность информации в матрице при различных обращениях к ней, а также проверяет влияние операции записи на правильность считывания информации. Таблица 3.2 Тест «последовательное заполнение со считыванием» Номер цикла 1 2 3 4 5 6 Циклы теста «последовательное заполнение со считыванием» Запись 1 по всем адресам Считывание 1, запись 0. Повторение для всех адресов, начиная с младшего. Считывание 0, запись 1. Повторение для всех адресов, начиная с младшего. Считывание 1, запись 0. Повторение для всех адресов, начиная со старшего. Считывание 0, запись 1. Повторение для всех адресов, начиная со старшего. Считывание 1 по всем адресам 41 Назначение циклов Запись исходной информации Контроль сохранения 1 при записи 0 по младшим адресам Контроль сохранения 0 при записи 1 по младшим адресам и записи 0 в цикле 2 Контроль сохранения 1 при записи 0 по старшим адресам и записи 1 в цикле 3 Контроль сохранения 0 при записи 1 по старшим адресам и записи 0 в цикле 4 Контроль сохранения 1 при записи 1 в цикле 5 8. «Обращение к соседним адресам» (рис.3.1,ж). Каждый ЗЭ фильтруется путем записи 0 (1) в него и конкретного кода в соседние по «кресту» адреса и считывания из проверяемого ЗЭ и соседних по кресту ЗЭ. Эта операция повторяется для 16 различных кодовых комбинаций в окружающих по «кресту» выбранный ЗЭ адресах. В угловых соседних адресах могут быть произвольные коды. Тест осуществляет полную проверку функционирования и взаимовлияния соседних ЗЭ. 9. «Считывание по столбцам» (рис.3.1,з). Во все ЗЭ первой и последней строки записываются 1, во все другие ЗЭ матрицы—0 считывание происходит вдоль столбца между ЗЭ первой строки и другими ЗЭ (кроме последнего) этого столбца. Затем то же самое производится для последней строки. Аналогичный процесс считывания производится вдоль всех столбцов. К тестам типа N2 циклов относятся следующие. 10. «Бегущая 1 (0)» (рис.3.2,а). В ЗЭ по первому адресу A0 записываются 1 (0) на фоне всех 0 (1). Затем все адреса последовательно считываются; последним считьивается адрес А0 с последующей записью в него 0 (1). Последовательность операций повторяется для адреса A1 и т. д. до последнего. Тест проверяет способность каждого ЗЭ переходить из 0 в 1 и обратно, а также обнаруживает влияние операции записи в отдельном ЗЭ на сохранность информации в матрице [20]. 11. «Попарное считывание» (рис.3.2,б). Тест обеспечивает любые адресные переходы с различными изменениями информа ции при считывании. В адрес А0 записывается 1 на фоне всех 0, а далее последовательно считываются адреса А1 А0, затем А 2 , А 3 и т. д., пока все пары переходов, включающие адрес А0, не будут проверены. После этого в адрес А 0 записывается 0 и информация считывается. Подобный характер обращения между выбраннным базовым адресом Аi (в рассматриваемом случае А0) и полем текущих адресов <Aj> (в данном случае А1 А2, ... AN-1) называтся попарным считыванием 42 между адресом А 1 и полем текущих адресов <A j >). В такой же последовательности осуществляются операции для адреса A i и т. д. Тест эффективно проверяет функционирование ЗЭ, дешифраторов, время выборки, а также влияние процесса записи в отдельном ЗЭ на сохранность информации в остальных ЗЭ матрицы. Рис. 3.2 Диаграммы логических состояний матрицы ЗЭ и порядок считывания информации для тестов типа N2 циклов: а) «Бегущая 1(0)»; б) «попарное считывание»; в) «попарное считывание с модификацией» ; г) «Попарная запись-считывание»; д) «Попарная запись-считывание с полным прибором» 12. «Попарное считывание с модификацией» (рис.3.2,в) адрес A0 записывается 1 на фоне всех 0, затем последовательно считываются ЗЭ по адресам Ai, А0, Aj далее А2, A0, А2 и т. д пока все 43 пары переходов, включающие адрес A0, не будут проверены. После этого в адрес A0 записывается 0 и информация и считывается. Последовательность операций повторяется для адресов A i и т. д., вплоть до последнего. По эффективности данный тест аналогичен предыдущему. 13. «Попарная «запись-считывание» (рис.3.2,г). Данный тест обеспечивает возможные адресные переходы в режиме записьсчитывание. В ЗЭ по адресу A i записывается 1 на фоне 0 с следующим считыванием 0 из A0. Затем по адресу A i записывается 0 с последующим считыванием из адреса A0. Эта последовательность операций повторяется для адресов А2 и A0 и т. д. до тех пор, пока все пары (N-1) адресных переходов относительно ЗЭ по адресу A 0 не будут проверены. Тест эффективно проверяет функционирование матрицы ЗЭ, дешифраторов, время выборки, время восстановления после записи, а также влияние операции записи в отдельный ЗЭ на сохранность информации в матрице. Существует несколько модификаций данного теста, суть которых заключается в изменении характера обращений между базовым Ai и текущим Aj адресами (при этом изменяется контролирующая способность теста): -считывание 0 (1) из адреса A j с последующей записью 1 (0) в адрес A j ; ухудшается контроль выборки дешифраторов и времени выборки; - считывание 0(1) из адреса A j , запись 1 (0) в адрес A j с последующим считыванием 0 (1) из адреса А i и 1 (0) из адреса и записью 0 (1) в адрес A j с последующим считыванием 0 (1) из адреса А i ; улучшается контроль влияния записи 0 и 1 в адрес A j на содержимое ЗЭ по адресу А i ; 44 - запись 1 (0) в адрес A j с последующим считыванием из адресов A i , A j , A i и запись 0 (1) в адрес A j с последующим считываемом из адресов А i , A j , A i ; улучшается контроль времени выборки. Длительность рассмотренных модификаций теста «Попарная запись-считывание» пропорциональна соответственно 4N2, 12N2, 16N2 циклов. 14. «Попарная запись-считывание с полным перебором» (рис.3.2,д) Данный тест наиболее полно реализует всевозможные адресные переходы в матрице ЗЭ со всеми возможными изменениями информации и типа операций. В адрес A i записывается 1, а в адрес A 0 -0. Затем производится считывание информации из ЗЭ по адресам A i и A0. Далее по адресам A i и A0 записывается 0 с последующим считыванием информации по этим адресам. Эта последовательность операций повторяется для адресов А2 и A0 и т.д., пока все пары (N—1) адресных переходов относительно адреса А0 не будут проверены. Далее последовательность повторяется по отношению к ЗЭ по адресу A i и т. д. до последнего. Тест «Попарная запись-считывание с полным перебором» эффективно проверяет функционирование матрицы ЗЭ, работу де шифратора, чувствительность матрицы к различным обращениям и контролирует время выборки и время восстановления после записи . 15. К тестам типа N 3 циклов относится тест «Дождь» (рис.3.3). При реализации этого теста во все ЗЭ матрицы записываются I. Из адреса A 0 считывается и записывается 1. Затем последовательно из адреса A i считывается информация и записывается в него бит, равный [А i—1 ]+ [А i ], где « + » — сумма по модулю два. После считьшания и записи информации по последнему адресу A N-1 считывается информация из ЗЭ 45 по адресу A0. В него записывается сумма по модулю 2 информации по адресу A 0 и адресу A N-1 и т.д. Рис.3.3 Диаграммы логических состояний матрицы ЗЭ для малого периода теста «Дождь» Период повторения информации в матрице ЗЭ для этого теста равен N 3 циклов. Весь период теста можно pазбить на N малых периодов длительностью N 2 циклов. В конце каждого малого цикла в матрице записана одна единица и все остальные нули. Адрес единицы для различных малых периодов разный. Особенностью теста «Дождь» является то, что во время его прохождения в матрице ЗЭ записаны различные информационные распределения (все «1», «Шахматное распределение», одна единица и все нули и т. д.), что позволяет проверять ЗМ в условиях приближенных распространение к условиям работы. тестирование в На течение практике малого получило периода длительностью N 2 циклов или в течение N 2 +3N циклов, когда во все 46 ЗЭ записывается и считывается как единичная, так и нулевая информация. Для построения тестов типа N 3 / 2 циклов используются те же принципы, что и для тестов типа N 2 циклов. Продолжительность тестирования уменьшается за счет сокращения поля текущих адресов Aj, которое формируется с учетом топологических особенностей проверяемой ЗМ. Поле адресов <A j > формируется из адресов тех ЗЭ, которые связаны с ЗЭ по базовому адресу А i непосредственными связями или благодаря соседству на кристалле либо общими адресными или разрядными шинами. Таким образом поле текущих адресов <A j > ограничивается строкой, столбцом, диагональю матрицы ЗЭ. Продолжительность теста определяется полем <A j > и характером обращений по адресам А i и A j (попарное считывание, попарная запись-считывание или полный перебор). К тестам типа N 3 / 2 относятся следующие. 16. «Бегущий столбец» (рис.3.4,а,б). В первый столбец матрицы ЗЭ записываются 1 на фоне 0. Затем вся информация из матрицы ЗЭ считывается с последующей записью 0 в первый столбец. Последовательность операций повторяется для второго столбца и т. д. до последнего. Эффективность проверки дешифраторов с помощью этого теста ниже, чем для тестов типа N2 (не проверяется дешифратор строк). Существуют две модификации данного теста. Для теста «Бегущие столбцы» запись 1 осуществляется в два столбца с номерами j и j+0,5 √𝑁 (где j = 0, 1,..., 0,5 √𝑁 ) на фоне 0, записанных в остальные ЗЭ матрицы. Затем информация всей матрицы считывается и в данные столбцы записываются 0 (рис.3.4,в). Длительность теста составляет N 3/2 +6N циклов. Для теста «Бегущий столбец с противоположной информацией в первую половину адресов первого столбца записываются 0, во 47 вторую половину 1. Затем информация считывается и в столбец записывается противоположная информация (рис.3.4,г). Длительность теста равна 2N 3/2 + 6N. Рис. 3.4. Диаграммы логических состояний матрицы ЗЭ и порядок считывания информации для тестов типа N3/2 циклов: а), б) «Бегущий столбец»; в) «Бегущие столбцы»; г) «Бегущий столбец с противоположной информацией»; д) «Бегущая строка»; е) «Попарное считывание по строке»; ж) «Попарное считывание по квадрату»; з) «Попарное считывание по кресту и квадрату»; и) «Попарное считывание по диагонали»; к) «Попарное считывание с базовыми адресами на фиксированной диагонали»; л) «Попарное считывание с базовыми адресами на перемещаемой диагонали»; м) «Сдвигаемая диагональ» 48 17. «Бегущая 1 (0) в столбце». В «первый ЗЭ столбца записывается 1, в другие ЗЭ этого столбца 0. Затем информация из первого столбца считывается с последующей записью 0 в первый ЗЭ. Последовательность операций повторяется для второго ЗЭ столбца и т. д. до последнего ЗЭ столбца. Аналогичная лроцедуpa проводится для каждого столбца матрицы. Тест проверяет функционирование матрицы ЗЭ и работу дешифратора. 18. «Бегущая строка» (рис.3.4,д). В первую строку записывается 1 на фоне 0. Информация со всей матрицы ЗЭ считывается с последующей записью 0 в первую строку. .Последовательность операций повторяется для второй строки и т. д. до последне. По сравнению с тестом «Бегущий столбец» данный тест менее эффективен при проверке дешифратора столбцов и усилителей считывания. 19.«Бегущая 1 (0) в строке». В отличие от теста 17 столбец заменяется строкой. При той же продолжительности данный тест осуществляет частичную проверку усилителей считывания. 20.«Попарное считывание по строке» (рис.3.4,е). Поле базовых адресов <Аi> включает в себя все ЗЭ матрицы. Для каждого базового адреса Аi полем текущих адресов <Aj> являются (√N— 1) адресов строки, на которой находится адрес Аi. При тестировании производится попарное считывание между каждым базовым адресом Ai=0, 1,..., N-1 и соответствующим ему поле <Ai>. 21.«Попарное считывание по столбцу» аналогично предыдущему тесту с той разницей, что строка заменяется на столбец 22.«Попарное считывание по диагонали» (рис.3.4, и) аналогичен тесту «Попарное считывание по строке», за исключением того, что поле <Aj> включает в себя (√𝑁—1) адресов диагонали, на которой находится адрес Аi. Данный тест хорошо проверяет функционирование матрицы ЗЭ и работу дешифраторов. 49 Модификация этого теста заключается в изменении поля базовых адресов <Аi>. В диагональ записывается однородная информация и отсутствуют попарные обращения между адресами диагонали. Если поле <Ai> принадлежит центральной диагонали, а поле <Aj> содержит ЗЭ соответствующего столбца и строки, определяемых адресом Аi (рис.3.4,к), то получается тест «Попарное считывание» с базовыми адресами на фиксированной диагонали». Длительность этого теста составляет 2(6N—√𝑁) циклов. Тест проверяет функционирование матрицы ЗЭ, работу дешифраторов и контролирует время выборки. Если поле <Аi> расширяется до √𝑁 диагоналей (рис. 3.4,л), то предыдущий тест превращается в тест «Попарное считывание с базовыми адресами на перемещающейся диагонали» продолжительностью 2(4N3/2+2N) циклов. Тест хорошо проверяет работу дешифраторов. Тесты попарного обращения типа N3/2 циклов характеризуются попарным считыванием. При изменении характера обращения (например, при переходе к попарной записи-считыванию или полному перебору) и при сохранении закономерности формирования базовых <Аi> и текущих <Aj> адресов могут быть созданы новые теты. 23. «Попарная запись-считывание по строке и столбцу с полным перебором». Алгоритм теста аналогичен тесту «Попарная записьсчитывание с полным перебором» с той разницей, что в качестве поля <Aj> используется ЗЭ строки и столбца, на пересечении которых находится запоминающий элемент с адресом Аi. Длина теста 2(16N3/2+16N). 24. «Сдвигаемая диагональ». В матрицу ЗЭ последовательно записывается 0 (1), а затем в центральную диагональ записывается 1 (0) с последующим считыванием по столбцам (рис.3.4, г). Подобная процедура повторяется для всех ( √N—1) нецентральных диагоналей, одна из которых показана на рис.3.4, м. Тест эффективно выявляет неисправности в дешифраторах и в схемах усилителей считывания. 50 Тесты регенерации предназначены для контроля периода регенерации tрег ЗМ динамического типа и подразделяются на статические и динамические. 25. «Тест регенерации статический». В матрицу ЗЭ записывается информация, выдерживается пауза, равная tрег, в течение которой отсутствуют обращения к ЗМ, а затем, информация считывается по столбцам и сравнивается с записанной ранее. 26. «Шахматный код с регенерацией» является статическим, суть которого заключается в записи «шахматного кода» в матрицу ЗЭ, выдерживании паузы tрег и (последующем считывании информации в отдельном столбце. При этом информация автоматически регенерируется во всех строках матрицы. Процедура повторяется для следующего столбца матрицы и т. д. до последнего Динамические тесты регенерации отличаются от статических тем, что в течение паузы, равной ЗЭ, причем неконтролируемым tрег, производятся характер обращения обращений к определяет особенности конкретного теста. Различают три основных способа возбуждения матрицы ЗЭ в течение интервала tрег: обращение к отдельным строкам, обращение к отдельным столбцам, обращение к отдельным ЗЭ, расположенным по соседству с контролируемым ЗЭ. 27. «Возбуждение матрицы чтением строк». Во время паузы продолжительностью tрег нечетных строк матрицы производится считывание информации из ЗЭ. Затем проверяется правильность информации, записанной в контролируемые четные строки. Аналогичным образом проверяются нечетные строки матрицы. 28.«Возбуждение матрицы многократной записью со считыванием по столбцам». В матрицу записывается определенный фон. В выбранный столбец записывается 1 (0). Во время паузы длительностью tрег в один из ЗЭ выбранного столбца записываем 0 (1). Затем информация считывается 51 по столбцам из матрицы. Данная процедура повторяется для каждого столбца. 29. «Возбуждение матрицы многократным считыванием из столбца». В матрицу ЗЭ записывается определенный фон, а в выбранный столбец — «шахматный код». В течение паузы длительностью tрег производится последовательное считывание по выбранному столбцу. При этом проверяются токи утечки между соседними ЗЭ в контролируемом столбце. Утечка тока в одной строке между соседними ЗЭ маловероятна. Затем информация считывается из выбранного столбца. Процедура повторяется для каждого столбца. 30. «Возбуждение матрицы обращением по квадрату». В контролируемый ЗЭ записывается 1 (0). В течение паузы длительностью tрег производятся следующие многократные обращении к восьми адресам, являющимся соседними для контролируемой ЗЭ: запись 0 (1), считывание, запись 1 (0), считывание. Затем информация считывается из контролируемого ЗЭ. Процедура повторяется для всех ЗЭ матрицы. Каждый тест в отдельности ориентирован на проверку определенных узлов ЗМ. Поэтому для проведения контроля может быть использована совокупность рассмотренных тестов. Как правило более сложные тесты включают в себя многие свойства более простых тестов. Реальные условия производства и контроля ЗМ накладывают ограничения на длительность применяемых тестов. Длительность контроля некоторых ЗМ в режиме однократного прогона различных тестов приведена в таблице 3.3. Очевидно, что тесты типа N2 циклов непригодны для МДП ЗМ большой емкости из-за большого времени контроля. В подобных случаях могут быть использованы тесты типа N, N3/2 циклов. 52 Таблица 3.3 Длительность контроля в режиме однократного прогона различных тестов Метод повышения работоспособности Длительность диагностирования Глубина диагностирования Область целесообразного использования Контроль по модулю 2 Контрольное суммирование Контроль во время регенерации информации В реальном времени работы ЗУ Пропорциональна N До адреса слова ОЗУ, ПЗУ, ППЗУ, РПЗУ До массива данных ПЗУ, ППЗУ, РПЗУ До адреса слова или ЗЭ ОЗУ на динамических ЗМ РА (одноразрядные ошибки) РА (ошибки произвольной кратности) РА, ДША ОЗУ, ПЗУ, ППЗУ, РПЗУ » РА (одноразрядные ошибки), ДША ОЗУ, ПЗУ, ППЗУ, РПЗУ с корректирующим кодом Пропорциональна N Пропорциональна N2 До адреса ЗЭ То же Тесты типа N3 Тесты типа N3/2 Пропорциональна N3 Пропорциональна N3/2 » » Диагностирование по распределению ошибок В зависимости от используемого теста Методом сигнатурного анализа То же До ЗМ и микросхемы электроники обрамления, либо до разрядной и адресной цепи До микросхемы ОЗУ (контроль отказов) ОЗУ (контроль отказов и сбоев из-за взаимовлияния ЗЭ) То же ОЗУ большой емкости (контроль отказов и сбоев из-за взаимовлияния ЗЭ) ОЗУ Контроль кода адреса по четности Обратная передача кода адреса Контроль дешифратора адреса Запись в накопитель контрольного кода адреса Функциональный контроль Тесты типа N Тесты типа N2 В реальном времени работы ЗУ. Периодичность контроля tк=tрег•(NЗУ/NСТ) В реальном времени работы ЗУ То же » 53 То же » ОЗУ, ПЗУ, ППЗУ, РПЗУ 2.2.Тесты для многоразрядных запоминающих микросхем В многоразрядных 3М возможны взаимовлияние входных и выходных разрядных шин и цепей, а также паразитные связи между усилителями и формирователями разных разрядов. При отказах подобного рода невозможно получить разнородную (нулевую и единичную информацию в связанных разрядах. Для обнаружения таких отказов можно использовать следующие тесты. 1. Последовательное заполнение разрядов 1 и 0. Во все ЗЭ матрицы последовательно записывается однородная информация (фон), которая затем считывается. Тест повторяется 2n раз с многоразрядными словами фона вида 00... 0, 10... 0, 11 ...0 и т. д. до 11..1, затем от 11 ... 1, 01... 1, 00... 1 и т. д. до 00... 0 (n — разрядность слова ЗМ). Длина теста 4n N циклов. При прохождении данного теста в любых разрядах ЗМ создаются условия для хранения, приема и выдачи разнородной информации. Поэтому случай любого разрядного взаимодействия будет выявлен. Данный тест аналогичен ранее рассмотренному тесту «Последовательная запись и считывание». В обоих тестах одинаковая последовательность операций записи и считывания, отличие состоит лишь в том, что для разных разрядов тест проводится с разными значениями фона и тестового слова. Например, если записывается слово 10 ...0, то для первого разряда ЗМ тест проводится со значениями фона 1, а для остальных — с 0. Для того чтобы любой из ранее рассмотренных тестов (типа N, N3, N3/2 циклов) обладал способностью к обнаружению взаимовлияния между разрядами, необходимо его повторить 2n раз с изменяемым значением фона: запись в ЗМ слова 00 ... 0, 10 ...0, 11 ... 0 и т. д. до 11... 1, а затем от 11... 1, 01... 1, 00... 1 и т. д. до 00... 0 2. «Адресный код». Если разрядность ЗМ больше или равна разрядности кода адреса, то код адреса может быть записан в выбранное 54 слово. Тест заключается в записи и последующем чтении по каждому адресу ЗМ числа, которое равно коду адреса. Тест обеспечивает частичный контроль адресной части и имитирует обращение с псевдослучайной информацией. В каждом разряде контролируемой ЗМ после записи хранится некоторый шахматный код. Длина теста — 2N циклов. 3.«Сдвигаемый адресный код». Известны две модификации данного теста. Первая модификация: по всем адресам ЗМ записывается код адреса. Затем записанная информация считывается. После этого производится запись по всем адресам, а затем считывание код адреса, циклически сдвинутого на один разряд. Затем код адреса сдвигается на два разряда и т.д. Проверка повторяется logN раз, причем в каждом цикле повторения записывается код адреса, сдвинутый циклически на i разрядов (i=0, 1, ... logN-1 - номер цикла повторения теста). Затем рассмотренная процедура повторяется с инверсным значением кода адреса. Длина теста равна 4NlogN циклов обращения к ЗМ. Вторая модификация теста отличается от предыдущей тем, что после записи информации в ЗМ организуется последовательное считывание по прямому и дополняющему адресам и так по всем адресам ЗМ. Длина теста 6NlogN циклов. Рассмотренные модификации обнаруживают отказы, обусловленные взаимовлиянием работоспособность разрядов ЗЭ контролируемой и выявляют ЗМ, отказы, контролируют обусловленные взаимовлиянием ЗЭ внутри каждого разряда. Кроме того, во второй модификации за счет чередования операций чтения по прямому и инверсному кодам адреса в каждом обращении происходит переключение максимально возможного количества адресным и разрядным цепям. 55 элементов, подключенных к 2.3. Тестирование оперативных запоминающих устройств Модули памяти полупроводниковых оперативных ЗУ состоят из набора ЗМ и элементов электроники обрамления, предназначенных для дешифрации адреса столбца ЗМ и согласования входов и выходов ЗМ со схемами управления по нагрузочной способности, в ряде случаев, по уровням сигналов. С точки зрения тестирования МП и ЗУ имеют особенности по сравнению с ЗМ: большая информационная емкость: отсутствие взаимовлияния между ЗЭ различных ЗМ. При тестировании МП и ЗУ возможны два подхода: тест запускается по всем адресам МП или ЗУ либо выбранном тестом отдельно проверяется каждый столбец ЗМ, а проверка выборки столбца ЗМ осуществляется тестом, контролирующим дешифраторы (рис.3.5) [21]. Рис.3.5. Алгоритм тестирования модуля памяти 56 При прогоне теста по всем адресам МП число циклов проверки: Nц пр=DТNvмп , (3.1) где DТ — коэффициент, определяемый типом теста; v — степень теста. Для тестов типа N циклов v=l; для тестов типа N2 циклов v=2; для тестов типа N3/2 циклов v=3/2. В случае последовательной проверки столбцов ЗМ в МП длительность проверки: 𝑁ц′ пр = 𝐷𝑇 (𝑁ЗМ )𝑣 𝑁МП 𝑁ЗМ + 𝐷𝑇 ( 𝑁МП 𝑣 𝑁ЗМ ) . (3.2) Так как число столбцов ЗМ и МП много меньше емкости ЗМ, то 𝑁ц′ пр ≈ 𝐷𝑇 (𝑁ЗМ )𝑣 𝑁МП 𝑁ЗМ = 𝑁ц пр (𝑁 1 𝑣−1 МП /NЗМ ) . (3.3) Выигрыш по быстродействию для способа последовательного контроля столбцов ЗМ зависит от типа используемого теста. Для тестов типа N циклов выигрыш по быстродействию отсутствует, так как для этих тестов v=1. Для тестов N2 циклов длительность проверки МП уменьшается в NМП/NЗМ раз, а тестов типа N3/2 циклов – в √𝑁МП /NЗМ раз. 57 3. Диагностирование запоминающих устройств методом сигнатурного анализа 3.1. Особенности сигнатурного анализа При диагностике ЗУ широкое применени находит сигнатурный анализ (рис.3.6). Процедура сигнатурного анализа состоит в следующем: 1) На ЗУ подают тестовое воздействие, реакция на которое сворачивается в виде сигнатуры в каждой контрольной точке и фиксируется в технической документации на изделие (например, каждому выходу микросхемы памяти соответствует шестнадцатеричная константа). 2) Для отыскания неисправности в процессе эксплуатации системы на вход ЗУ подается тестовое воздействие (то же, что и при получении эталонных сигнатур) и определяются сигнатуры во всех контрольных точках - последовательно от выходов схемы ко входам. Полученные сигнатуры сравниваются с эталонными и если на выходе ЗУ неправильная сигнатура, а на всех его входах - правильные, то этот элемент можно считать неисправным (или его выходную цепь). Рис.3.6. Сигнатурный анализатор 58 По результатам анализа делается вывод об исправности схемы и ищется место дефекта при его наличии. Сигнатурный анализатор преобразует двоичную последовательность произвольной длины в сигнатуру, содержащую 4 шестнадцатиричных числа. При использовании сигнатурного анализатора осуществляется поиск места дефекта и наблюдаются значения сигнатур. В процессе диагностирования устройства сигнал «Старт» запускает, а сигнал «Стоп» заканчивает измерительный период (окно) в течение которого производится ввод данных в сигнатурный анализатор (рис.3.7) [22, 25, 26]. Тактовый вход синхронизирует входные данные так, что они вводятся в сигнатурный анализатор Действующие фронты по на фронту и срезу входах«Старт» и тактового сигнала. «Стоп» задаются индивидуально для каждого сигнала. Некоторые требования к входным сигналам сигнатурного анализатора: - измерительное окно, ограниченное сигналами «Старт» и «Стоп», должно быть синхронизировано с анализируемыми сигналами всех проверяемых узлов, чтобы сигнатура повторялась при повторной проверке. Число тактовых фронтов в пределах измерительного окна должно быть постоянным для контролируемого узла схемы; Рис.3.7. Диаграмма работы сигнатурного анализатора: х – данные в сдвиговый регистр не поступают 59 - данные должны быть стабильны во время пускового фpoнта тактового импульса; - сигналы «Старт» и «Стоп» должны быть связаны с любой из четырех комбинаций логического уровня. Это сводит к минимуму число подключений к испытуемой цепи; - желательна циклическая проверка в течение нескольких измерительных окон, что обеспечивает проверку стабильности работы схемы. При диагностировании цифровых схем сигнатурный анализ имеет ряд достоинств по сравнению с осциллографическим методом: - возможность обнаружения одиночных искаженных бит, что трудно (а порой и невозможно) сделать с помощью осциллографа при длинных последовательностях данных; - значительно меньшие габаритные размеры и стоимость сигнатурного анализатора по сравнению с осциллографом; - меньшая трудоемкость изготовления и наладки прибора, простота обслуживания. Сигнатурный анализ применяется в основном при диагностировании микропроцессорных систем, для качественной проверки которых необходимо обрабатывать длинные последовательности данных. В качестве примера будет рассмотрено диагностирование микропроцессорных систем методом сигнатурного анализа. 3.2.Диагностирование постоянных запоминающих устройств При проверке постоянных ЗУ достаточно последовательно прочитать информацию по всем адресам и получить сигнатуру по каждому из разрядов данных. В микропроцессорных системах последовательный перебор адресов микропроцессора. обеспечивается При этом в шина 60 режиме данных «свободного ЗУ хода» отключается от микропроцессора, а на его входы данных с помощью переходной колодки подается код команды «Нет операции» (рис.3.8). По этой команде производится увеличение на 1 выдаваемого микропроцессором кода адреса. Входы «Старт», «Стоп» сигнатурного анализатора подключаются к старшему разряду шины адреса. На вход «Такт» анализатора (рис.3.7) подается тактовый сигнал микропроцессора, причем рабочий фронт сигнала выбирается таким образом, чтобы коды на шинах в моменты, соответствующим фронтам, были установившимися. Данные на вход данных сигнатурного анализатора поступают с шины данных ПЗУ. Если ЗУ содержит несколько ЗМ в адресном направлении, то для определения неисправной микросхемы может быть использована методика, которая называется «Просмотр сигнатуры в адресном окне» [25, 26]. Дешифратор выбора ЗМ должен управляться старшими разрядами адреса выбираемого слова (рис.3.9). Подключая входы «Старт», «Стоп» сигнатурного анализатора к шине выбора кристалла, можно просматривать сигнатуры, соответствующие выбранным ЗМ. При этом, так как данные в сигнатурный анализатор вводятся только в интервале времени, соответствующем полю адреса выбранной микросхемы, то и сигнатура соответствует данным, хранящимся в этих ЗМ. Определение неисправной ЗМ в направлении увеличения разрядности производится путем перемещения щупа ввода данных по шинам данных. Рис.3.8. Структурная схема микропроцессорной системы 61 Рис.3.9. Схема получения сигналов “Старт” и “Стоп” от дешифратора адреса Эффективным способом проверки ПЗУ является прогон специальных тестовых программ с использованием микропроцессорного управления. Тестовая программа, ориентированная на проверку ПЗУ может обеспечивать выдачу информации о месте неисправности. Если программа возвращается к своему началу при обнаружении ошибки в считанных данных, то время исполнения программы, измеренное в количестве тактов, будет зависеть от того насколько далеко она может пройти до обнаружения неисправности. Подключая входы «Старт», «Стоп» сигнатурного анализатоpa к элементу, состояние которого изменяется каждый раз, когда цикл проверки заканчивается, можно получить измерительное окно переменной длины. Таким образом, длительность измерительного 62 окна в случае неисправности, которая встречается ближе к началу теста, будет меньше, чем для неисправности, встречающаяся позднее при данном тесте. Если при этом на вход данных сигнатурного анализатора подать постоянный логический уровень 1 (например +5 В), то сигнатура этого единичного уровня будет зависеть от длительности окна измерения. Таким образом, каждой длине измерительного окна будет соответствовать своя сигнатура. Составляя каталоги сигнатур, полученных для различных длительностей теста и соответствующих различным неисправным компонентам, можно составить «словарь неисправностей», по которому можно определить, какой компонент является причиной первой ошибки. На рис.3.10 приведена возможная схема алгоритма для такой процедуры [25, 26]. Рис.3.10. Алгоритм тестовой программы для формирования сигналов “Старт” и “Стоп” 63 Достоинством данной методики является возможность определения неисправной ЗМ при большом их числе, не меняя подключения входов «Старт», «Стоп» сигнатурного анализатора. Недостатком— то, что фиксируется только первый неисправный компонент. Дополнительные неисправности не будут обнаружены до тех пор, пока не будет исправлена первая. Для осуществления этой методики необходимо наличие определенного количества работоспособного оборудования для прогона тестовой программы. При организации тестовой программы можно выбрать мелкие или крупные циклы проверки в тесте таким образом, чтобы проверялись определенные ПЗУ или их группы. 3.3.Диагностирование оперативных запоминающих устройств При диагностировании оперативных ЗУ используются тесты контроля. Для выявления неисправной микросхемы можно применять методы просмотра сигнатуры в адресном окне или определения длины петли тестовой программы, как для ПЗУ. Особенностью ЗУ на динамических ЗМ является прерывание обращения к нему во время регенерации информации. Интервал времени регенерации может произвольно располагаться в измерительном окне. Поэтому считываемые при генерации данные произвольным образом изменяют последовательность на входе сигнатурного анализатора, что ведет к нестабильности сигнатуры. Имеются два способа обеспечения стабильности сигнатуры [26]. Первый состоит в том, что генерируется дополнительный сигнал «такт истинных данных», который подается на тактовый вход сигнатурного анализатора. На время регенерации этот сигнал запрещается и ввод данных в анализатор производится только тогда когда на выходах ЗМ имеются данные, предусмотренные тестовой программой. Во время регенерации работа тестовой программы прекращается, чтобы длина измерительного окна была постоянной. 64 Другой способ состоит в запрещении работы схемы регенерации информации во время контроля ЗУ. Условием реализации этого способа является просмотр тестовой программой всех строк ЗЭ ЗМ в течение максимально допустимого периода регенерации, так что данные будут восстанавливаться программой. Методика проверки самих схем регенерации зависит от того, как они спроектированы. Если схемы регенерации информации управляются микропроцессором и синхронизированы с ним, то проблемы вообще нет. Если они асинхронны, их можно рассматривать как независимые устройства, работающие в автономном режиме. При подключении тактового входа сигнатурного анализатора к генератору тактовых сигналов схем регенерации, а входов «Старт» и «Стоп» — к самому старшему разряду адреса регенерации можно получить сигнатуры от остальных элементов схем регенерации, а также характеристическую сигнатуру уровня 1. При проверке схем регенерации может оказаться необходимым осуществить сброс или остановить работу микропроцессора на время теста, чтобы исключить паразитное взаимовлияние схем регенерации и микропроцессора по адресным цепям ЗУ. Наиболее эффективным средством повышения надежности ЗУ cредней и большой емкости являются корректирующие коды. Основные факторы, обусловливающие выбор корректирующего кода: характер возникающих в ЗУ ошибок и емкость ЗУ. Для ЗУ с произвольной выборкой, построенных на одноразрядных запоминающих микросхемах, наиболее эффективны коды, исправляющие независимые ошибки. В ЗУ средней емкости достаточно применять коды Хзмминга, исправляющие одноразрядные и обнаруживающие двухразрядные ошибки. Для обеспечения надежности ЗУ большой емкости, содержащих десятки тысяч ЗМ, требуются более мощные коды, например, коды БЧХ, исправляющие двухразрядные и обнаруживающие трехразрядные ошибки. При использовании таких кодов необходимо 65 обращать особое внимание на проектирование схем электроники обрамления модулей памяти. Интенсивность отказов схем электроники обрамления при коррекции двухразрядных ошибок в накопителе резко снижает эффективность корректирующего кода. Поэтому в таких ЗУ необходимо применять МП большой емкости, в которых наиболее .полно используются нагрузочные способности формирователей. Разрядность ошибок при отказах формирователей в этом случае может быть уменьшена до двух, а сами ошибки допускают их исправление кодами БЧХ. При построении ЗУ на многоразрядных ЗМ целесообразно использовать коды, обнаруживающие и исправляющие пакетные ошибки. Тип требуемого кода определяется соотношением одноразрядных и пакетных ошибок в ЗМ. Если имеются статистические данные, свидетельствующие о преобладании в ЗМ одноразрядных ошибок, то следует применять коды, исправляющие одноразрядные и обнаруживающие двухразрядные и пакетные ошибки. Если преобладают пакетные ошибки, то необходимы коды Рида—Соломона, исправляющие одиночные и обнаруживающие двойные пакеты ошибок. Коды Рида— Соломона используются также для повышения надежности внешних ЗУ на магнитных носителях. На практике широко распространены различные методы повышения работоспособности ЗУ. Приведенные в таблице 3.3 методы обеспечивают контроль работоспособности ЗУ, позволяют по результатам контроля локализовать место дефекта, т.е. повышают ремонтопригодность ЗУ. Особое место среди них занимают методы неразрушающего контроля, позволяющие контролировать работоспособность ЗУ и определять место отказа, не разрушая при этом хранимую в ЗУ информацию. К таким методам относиться контроль по модулю, контрольное суммирование, контроль динамических ЗУ во время регенерации информации, а также контроль адресных цепей. Все эти методы за исключением контрольного суммирования позволяют без дополнительных временных затрат за cчет 66 относительно небольшого объема дополнительного оборудования проводить контроль ЗУ и определять отказавшие элементы. Контрольное суммирование предназначено для контроля хранящейся в ЗУ постоянной или редко изменяемой информации и обеспечивает указание массива данных с ошибками. Контрольное суммирование требует дополнительных временных затрат, однако необходимое для контроля время может выделяться квантами, что в большинстве случаев не препятствует нормальному функционированию ЗУ. Методы неразрушаемого контроля используются в штатном режиме работы памяти, обнаружение отказов и указание места отказавшего узла производится без прекращения работы ЗУ. 4. Разработка функциональной схемы устройства диагностирования микросхем памяти Существуют различные схемотехнические решения устройств по диагностике работоспособности микросхем памяти. Но основным недостатком этих систем является ограниченные возможности по типц тестируемых микросхем и функциональная ограниченность этих систем. Одним из возможных вариантов решения этих проблем является использования в системах контроля и диагностики микропроцессорных систем (МПС). Широкое внедрение микропроцессорных систем (МПС) в различные виды аппаратуры систем телекоммуникаций, в том числе в РЭА, позволяют автоматизировать процесс диагностики [10, 13, 14]. В настоящее время в устройствах диагностики элементов, блоков и узлов РЭА все большее применение находят микроконтроллеры. Системы контроля и диагностики, выполненные на основе микроконтроллеров облагают большой компактностью, низкой энергоемкостью и малыми ценовыми показателями [24, 28, 29]. 67 На рис.3.11. приведена функциональная схема микроконтроллерной системы (МКС) диагностики микросхем памяти систем управления РЭА. Рис.3.11. Функциональная схема МКС диагностики микросхем памяти МКС состоит из следующих блоков и узлов: ГТИ - генератор тактовых импульсов; МК – микроконтроллер; ОЗУ - оперативное запоминающее устройство; ППЗУ – перепрограммируемое постоянное запоминающее устройство; УВВ1 – УВВ3 – устройства ввода-вывода информации; Дш – дешифратор; Адаптер флеш-памяти – для подключения и проверки флеш-памяти. К УВВ1 – УВВ2 подключаются проверяемые микросхемы памяти. В сулчае проверки ОЗУ МКС производит последовательно запись в ЗУ и считывание из ЗУ специальных диагностирующих тестов, находящихся в ППЗУ. Результат диагностики выводится на индикатор, где можно сделать 68 соответствующий вывод о работоспособности ЗУ. При проверке ПЗУ МКС проводит проводит считывание сигнатур с микросхемы памяти и далее опреатор выполняет сверку полученных данных с табличными данными микросхемы. Для проверки флеш-памяти необходимо подключить её к специальному адаптеру (устройству согласования сигналов МКС и флешпамяти) флеш-памяти и выполнить проверку в зависимости от предназначения (ОЗУ или ПЗУ). В ОЗУ МКС временно хранятся промежуточные результаты расчетов. Во внутреннем ПЗУ микроконтроллера находится программа обслуживания МКС, обработки клавиатуры и индикатора. На индикаторе производится визуальный контроль режимов работы МКС и диагностируемых ЗУ, контроль времени, индикация количества отказов и сбоев. К УВВ3 подключены клавиатура и индикатор устройства диагностики. Также УВВ3 используется для подключения устройства диагностики к персональному компьютеру с целью проверки работоспособности самого устройства перед использованием, а также для загрузки новых типов тестов в ППЗУ. Дешифратор предназначен для распределения адресного пространства системы и своевременного подключения каждого из блоков к шине данных МКС. Достоинством данной МКС является универсальность использования, так как здесь универсальность достигается использованием программного обеспечения. Также использование БИС ППИ - УВВ позволяет производить аппаратное расширение увеличивать емкость диагностируемых ЗУ. 69 и, соответственно, 5. Алгоритм работы МКС Аппаратная часть и программное обеспечение МКС диагностики ЗУ существуют в виде единого аппаратно-программного комплекса, поэтому эффективность применения МК в системе управления во многом определяется качеством управляющей программы последнего. На рис.3.12 приведен укрупненный алгоритм работы МКС. После включения питания начинается выполнение команд первого блока — блока инициализации. Здесь программируются все интерфейсные БИС, переписываются из ППЗУ в ОЗУ некоторые константы, выполняются другие операции. Рис.3.12. Укрупненный алгоритм работы МКС 70 Далее управление передается на блок команд, называемый интерфейсом с пользователем. При этом на дисплей выдается приглашение к вводу данных, ожидается нажатие на клавиатуре любой клавиши. После нажатия клавиши определяется ее код, который затем сохраняется в ОЗУ. На дисплей выводятся набираемые команды в виде цифр. После нажатия клавиши «Ввод» управление передастся блоку вычислений. В этом блоке проверяется корректность набранной команды, вычисляются и подготавливаются тестируемые сигналы, а затем подаются на диагностируемое устройство, принимаются сигналы-отклики с диагностируемого устройства, проверяются с табличными данными, находящимися в ППЗУ, результат сравнения и обработки выводится на дисплей. Оператор по информации, выведенной на дисплей, принимает решение о работоспособности микросхемы памяти. После этого управление может быть передано вновь на блок команд интерфейса с пользователем. Выводы по главе III 1. Показано, что имеются следующие виды контроля ЗУ: - контроль статических параметров — входных и выходных напряжений, входных и выходных токов, токов потребления от источников питания и т. д.; - контроль динамических параметров — времени выборки, параметров временной диаграммы входных сигналов и т. д.; - контроль функционирования (или функциональный контроль), обеспечивающий проверку работоспособности ЗУ в заданных условиях эксплуатации. 2. Установлено, что с увеличением степени интеграции ЗУ все большее значение приобретает функциональный контроль, при котором проверяется работоспособность всех узлов ЗУ, а также взаимовлияние 71 pазличных его элементов. Проверка функционирования ЗУ при предельных значениях параметров временной диаграммы позволяет отбраковывать ЗУ и по динамическим параметрам. 3. Приведены специальные тесты, их особенности и эффективность применения для различных типов микросхем памяти. Более высокое качество контроля надежности ЗУ обеспечивают тестовые методы контроля, которые основаны на записи в ЗУ и считывании из ЗУ тестовых последовательностей и ориентированы на выявление характерных для данного типа ЗУ видов отказов. Поскольку при тестовом контроле хранимая в ЗУ информация разрушается, а сам контроль требует затрат времени, его применяют для контроля ЗУ во время его изготовления, испытаний и профилактических или ремонтных работ при эксплуатации. 4. Рассмотрен метод сигнатурного анализа. Достоинство этого метода - низкие требования к квалификации обслуживающего персонала, недостатки - дополнительные требования к эксплуатационной документации, в которой должны быть указаны сигнатуры для входов и выходов всех входящих в состав ЗУ элементов, большое время поиска дефектов. Поэтому в качестве основного средства диагностирования целесообразно применять диагностирование по распределению ошибок, а для уточнения места дефекта — метод сигнатурного анализа. 5. Разработана функциональная схема микроконтроллерной системы диагностирования микросхем памяти, которая позволяет как проводить тестирование микросхем памяти с применением специальных тестов, так и сигнатурный анализ. Приведен укрупненный алгоритм работы МКС. 72 Заключение На основе проведенных исследований можно сделать следующие выводы: 1.Показано, что системы управления радиоэлектронной аппаратуры делятся на два класса. Системы управления первого класса строятся на базе одного управляющего устройства, соединенного с объектом управления несколькими каналами связи. Системы управления второго класса обычно объединяются технологическую линию. в группы, которые составляют Установлено, что конечный выбор принципа управления проектируемых микропроцессорных систем зависит от многих взаимосвязанных факторов, важнейшими из которых являются стоимость, надежность, гибкость, способность работать в реальном масштабе времени. 2. Выявлено, что основным преимуществом микроконтроллеров является то, что они являются самостоятельными вычислительными устройствами. Для работы микроконтроллеру не требуется дополнительное оборудование. Данные команд ОЗУ и ПЗУ хранятся раздельно. Применение одной микросхемы, вместо целого набора, как в обычных процессорах, находящихся в персональных компьютерах, позволяет значительно снизить размеры готового устройства, уменьшить энергопотребление, снизить стоимость устройств. 3.Установлено, что в микроконтроллерной системе используется четыре основных вида памяти. Память программ представляет собой постоянную память (ПЗУ), предназначенную для хранения программного кода (команд) и констант. Ее содержимое в ходе выполнения программы не изменяется. Память данных предназначена для хранения переменных в процессе выполнения программы и представляет собой ОЗУ. Регистры МК - этот вид памяти включает в себя внутренние регистры процессора и регистры, которые служат для управления периферийными устройствами 73 (регистры специальных функций). Внешняя память – дополнительная память, которая подключается к микроконтроллерной системе для расширения функциональных возможностей. 4. Показано, что имеются следующие виды контроля ЗУ: - контроль статических параметров — входных и выходных напряжений, входных и выходных токов, токов потребления от источников питания и т. д.; - контроль динамических параметров — времени выборки, параметров временной диаграммы входных сигналов и т. д.; - контроль функционирования (или функциональный контроль), обеспечивающий проверку работоспособности ЗУ в заданных условиях эксплуатации. 5. Приведены специальные тесты, их особенности и эффективность применения для различных типов микросхем памяти. Более высокое качество контроля надежности ЗУ обеспечивают тестовые методы контроля, которые основаны на записи в ЗУ и считывании из ЗУ тестовых последовательностей и ориентированы на выявление характерных для данного типа ЗУ видов отказов. Поскольку при тестовом контроле хранимая в ЗУ информация разрушается, а сам контроль требует затрат времени, его применяют для контроля ЗУ во время его изготовления, испытаний и профилактических или ремонтных работ при эксплуатации. 6. Рассмотрен метод сигнатурного анализа. Достоинство этого метода - низкие требования к квалификации обслуживающего персонала, недостатки - дополнительные требования к эксплуатационной документации, в которой должны быть указаны сигнатуры для входов и выходов всех входящих в состав ЗУ элементов, большое время поиска дефектов. Поэтому в качестве основного средства диагностирования целесообразно применять диагностирование по распределению ошибок, а для уточнения места дефекта — метод сигнатурного анализа. 74 7. Разработана функциональная схема микроконтроллерной системы диагностирования микросхем памяти, которая позволяет как проводить тестирование микросхем памяти с применением специальных тестов, так и сигнатурный анализ. Приведен укрупненный алгоритм работы МКС. 75 Список литературы I. Законы Республики Узбекистан 1.Закон Республики Узбекистан «О связи». Ведомости Верховного Совета Республики Узбекистан, 1992 г., № 3, ст. 159; Ведомости Олий Мажлиса Республики Узбекистан , 1998 г., № 3, ст. 38; 2000 г., № 5-6, ст. 153; 2003 г., № 5, ст. 67. 2.Закон Республики Узбекистан «О телекоммуникациях». Ведомости Олий Мажлиса Республики Узбекистан, 1999 г., №9, ст. 219; Собрание законодательства Республики Узбекистан, 2004 г., №37, ст. 408; 2005 г., №37-38, ст. 279; 2006 г., №14, ст. 113; 2007 г., №35-36, ст. 353; 2011 г., №52, ст. 557. 3.Закон Республики Узбекистан «О радиочастотном спектре». Ведомости Олий Мажлиса Республики Узбекистан, 1999 г., №1, ст. 16; 2003 г., №5, ст. 67. 4. Закон Республики Узбекистан «Об информатизации». Ведомости Олий Мажлиса Республики Узбекистан, 2004 г., №1-2, ст.10. II. Указы и постановления Президента Республики Узбекистан, Постановления Кабинета Министров 5. Постановление Президента Республики Узбекистан «О мерах по дальнейшему внедрению и развитию современных информационнокоммуникационных технологий». 21 марта 2012 г., №ПП-1730. Собрание законодательства Республики Узбекистан, 2012 г., №13, ст. 139. 6. Программа дальнейшего внедрения и развития информационнокоммуникационных технологий в Республике Узбекистан на 2012–2014 годы. Постановление Президента от 21.03.2012 г., №ПП-1730. 76 III. Произведения Президента Республики Узбекистан И.А.Каримова 7. Мировой финансово-экономический кризис, пути и меры по его преодолению в условиях Узбекистана / И.А.Каримов. – Т.: Узбекистан, 2009. – 48 с. 8. Каримов И. А. Обеспечить поступательное и устойчивое развитие страны – важнейшая наша задача. – Т. 17. – Т. «Узбекистан» - 2009. – 184с. IV. Основная литература 9. Нарышкин А.К. Цифровые устройства и микропроцессоры: Учеб. пособие для студ. высш. учеб. заведений/ А.К.Нарышкин. – М.: Издательский центр «Академия», 2006. – 320 с. 10. Радиоприёмные устройства: Учебник для вузов/ Н.Н.Фомин, Н.Н.Буга, О.В.Головин и др.; Под редакцией Н.Н.Фомина. – 3-е издание, стереотип. – М.: Горячая линия - Телеком, 2007. – 520 с.: ил. 11. Радиотехнические системы: Учеб. для вузов по спец. «Радиотехника»/ Ю.П.Гришин, В.П.Ипатов, Ю.М.Казаринов и др.; Под ред. Ю.М.Казаринова. – М.: Высш. шк., 1990. – 496 с.: ил. 12. Телевидение: Учебник для вузов/ В.Е.Джакония, А.А.Гоголь, Я.В.Друзин и др.; Под ред. В.Е.Джаконии. – М.: Горячая линия – Телеком, 2002. – 640 с.: ил. 13. Половко А.М., Гуров С.В. Основы теории надежности. – 2-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2006. – 704 с.: ил. 14. Комаров Ю.Л. Надежность радиоэлектронной аппаратуры. Учебное пособие. Казань: Изд-во Казан. гос. техн. ун-та, 2005. 15. Применение интегральных микросхем памяти: Справочник / А.А.Дерюгин, В.В.Цыркин, В.Е.Красовский и др.; Под ред. А.Ю.Гордонова, А.А.Дерюгина.–М.:Радио и связь, 1994 – 232 с.: ил. 16. Шишмарев В.Ю. Надежность технических систем: учебник для студ. высш. учеб. заведений/ В.Ю.Шишмарев. – М.: Издательский центр «Академия», 2010. – 304 с. 77 17. Ямпурин Н.П. Основы надежности электронных средств: учеб. пособие для студ. высш. учеб. заведений/ Н.П.Ямпурин, А.В.Баранова; под ред. Н.П.Ямпурина. – М.: Издательский центр «Академия», 2010. – 240 с. 18. Дианов В.Н. Диагностика и надежность автоматических систем: Учебное пособие. – М.: МГИУ, 2004. – 160 с. 19. Каневский И.Н. Неразрушающие методы контроля: учеб. пособие/ И.Н.Каневский, Е.Н.Сальникова. – Владивосток: Изд-во ДВГТУ, 2007. – 243 с. V. Дополнительная литература 20.Огнев И.В., Сарычев К.Ф. Надежность запоминающих устройств. – М.: Радио и связь, 1988. – 224 с. 21.Козырь И.Я. Качество и надежность интегральных микросхем.М.: Высшая школа, 1987 – 144 с. 22.Погребинский С.Б., Стрельников В.П. Проектирование и надежность многопроцессорных ЭВМ.-М.: Радио и связь, 1988.-165 с. VI. Периодические издания, статистические сборники и отчеты 23. Доклад Президента Республики Узбекистан Ислама Каримова на заседании Кабинета Министров, посвященном итогам социально- экономического развития страны в 2012 году и важнейшим приоритетным направлениям экономической программы на 2013 год. 18 января 2012 года. Опубликовано в открытой печати 19 января 2013 года. Газета «Народное слово». 24.Раджабов Т.Д., Давронбеков Д.А., Писецкий Ю.В. Микроконтроллерная система учета отказов цифровых систем// Алока дуньеси.- №1/6-2006.- с.26-29. 25. Мирзаев З., Абдурахмонов Ж. Контроль запоминающих устройств радиоэлектронно аппаратуры // Республиканская научнотехническая конференция молодых ученых, исследователей, магистрантов 78 и студентов «Проблемы информационных технологий и телекоммуникаций». - Сборник докладов. Том III. – Тошкент, 15-16 марта 2012 г.– с.88-90. 26. Абдурахмонов Ж. Адаптивный сигнатурный анализ цифровых устройств // Республиканская научно-техническая конференция молодых ученых, исследователей, магистрантов и студентов “Информационные технологии и проблемы телекоммуникаций”. - Сборник трудов. Том IV. – Ташкент, 14-15 марта, 2013 г.- с.168. VII. Интернет сайты 27. http://gazeta.uz (Интернет-издание «Газета.uz») 28. http://intuit.ru (Интерент-университет) 29. http://ziyonet.uz (Национальная общественная образовательная информационная сеть ZiyoNET) 79